電気的ルールチェック(ERC)

電気的ルールチェック(ERC)とは?

電気的ルールチェック(ERC)とは、設計がPCBレイアウトへ進む前に、回路図に対して実行される自動検証の工程で、電気的な接続の誤りを見つけ出します。ERCは、未接続のピン、複数の出力が同じネットを駆動している状態、電源ピンの接続不備、フローティング入力、ピン種別の矛盾(たとえば出力同士が直接つながっているなど)といった問題をチェックします。設計の早い段階でERCを実行すれば、放置すればレイアウトに波及し、最終的に動作しないハードウェアを生んでしまう論理的な配線ミスを捕まえられます。

ERCは、物理的なレイアウトを検証するDRC(デザインルールチェック)と相互補完的な関係にあります。DRCが、製造される基板が製造上・電気上の間隔要件を満たすことを保証するのに対し、ERCは設計の論理的な土台である回路図そのものが整合しており、接続の誤りがないことを保証します。ERCがクリーンであれば、回路図から生成されるネットリストが設計者の意図した回路を正確に表しているという確信が得られ、レイアウトの信頼できる出発点となります。

信頼できるAIレイアウトのための清潔な回路図

AIが生成するPCBレイアウトの品質は、入力データの品質に直接依存します。そして回路図のネットリストは、最も根本的な入力です。エラーなくERCを通る回路図は、AIレイアウトエンジンが安心して扱える、清潔で曖昧さのない接続定義を与えます。逆に、入力となる回路図のERC違反は、接続の誤りや制約の曖昧さとして生成されるレイアウトに波及しかねません。物理駆動型レイアウトツールは、ERCを徹底した設計フローから恩恵を受けます。自動レイアウトを始める前の入念な回路図検証の重要性は、むしろ高まっています。

Other glossary terms

Thank you! Your submission has been received!
Oops! Something went wrong while submitting the form.
There are no available glossary items matching the current filters.
Reset