変更履歴

Quilterはリリースごとに進化しています。このページでは、新機能、変更点、次に取り組んでいることを追跡します。

May 31, 2026

Copy link

In Progress
リリース済み

インピーダンスプロファイルの自動計算

Quilterは、基板のすべての層における差動ペアとシングルエンドのインピーダンス制御信号について、スタックアップの材料に基づきインピーダンスプロファイルを計算できるようになりました。任意の基板の任意のスタックアップをQuilterに渡せば、目標インピーダンスを達成するために必要なトレース幅とクリアランスでルーティングします。

計算には、業界標準のソルバーであるSimberian社のSimbeorを使用しています。Altiumでインピーダンス計算を利用したことがある方は、すでにこのソルバーを使用しています。スタックアップの材料特性が正しければ、インピーダンスプロファイルも正しく計算されます。

プロジェクト:設計による体系的なイテレーション

ジョブはプロジェクトに属するようになりました。プロジェクトは、一つの設計におけるすべてのイテレーション(異なる基板アウトライン、スタックアップ、フロアプラン)を一つの場所にまとめ、進捗を追跡し、残したところから作業を再開できます。

__wf_reserved_inherit

使い方:ホーム画面から新しいプロジェクトを作成し、最初のジョブをアップロードします。そこから、各アップロードが元のBOMの10%以内に収まっている限り、必要なだけジョブを追加できます。10%を超える変更は、新しいプロジェクトを開始します。

重要な理由:ほとんどのQuilterユーザーは、製造に進む前に設計を2〜4回イテレーションします。プロジェクトはこのワークフローを明示的にします:一つの設計、無制限のイテレーション、すべてを一つの場所に。この構造は、同じプロジェクト内の後続イテレーションにおけるソルブ時間の高速化の基盤も構築します。

以前に提出されたジョブは、引き続きジョブ一覧からアクセスできます。今後、すべての新規ジョブにプロジェクトが必要となります。

セットアップの詳細についてはプロジェクトドキュメントをご覧ください。

進行中

クリアランス制約、BGAファンアウト

これらの機能は、Quilterが処理できる範囲を大幅に拡張します。それぞれ現在開発中で、段階的にリリースされます。

アップロードされたファイルからの制約

クリアランス制約プロジェクトでは、ECADツールの制約マネージャーに設定できるほぼすべての項目を読み取り、それを遵守します:ビアとネット間、特定ネット間、層ごとのクリアランスを、意図した詳細レベルでサポートします。これは、より強力なDRCチェックと高精度な出力の基盤となります。

BGAファンアウトの自動化

BGAのファンアウト自動生成は、この春にリリース予定です。Quilterは、高密度コネクタを含む多くのフォームファクタでファンアウトとブレイクアウトの両方を生成します。これにより、これまで提出前に手動でファンアウトが必要だった高密度部品をQuilterで処理できるようになります。

__wf_reserved_inherit

続きを読む

June 30, 2026

Copy link

Shipped

Choose any Impedance for Differential Pairs

What changed: You can now enter any target impedance for a differential pair instead of picking from the two values in the dropdown. Quilter also no longer forces differential impedance to equal exactly twice the single-ended impedance, so you can set, for example, a 50 ohm single-ended alongside a 90 ohm differential impedance. 

Why it matters: Differential impedance is a complex need driven by design factors, and the previous two-option dropdown didn't cover all values a user might want. Quilter solves for the trace geometry that hits whatever target you enter, using the Simbeor solver.

Where it is: In the Differential Pair section of the Comprehensions page

Floorplan Page [BETA]

What changed: There's a new Floorplan page, and the Placement Options section that used to live under Fabricator Constraints has been relocated to it.

Why it matters: The page exists to make Quilter's placement behavior explicit before you submit. The most common setup mistake we see is users who haven't floorplanned or pre-placed the components that need to be in a fixed position, then get surprised by Quilter’s actions. Surfacing placement intent up front prevents that from happening.

Where it is: In the usual setup flow, after Fabricator Constraints.

Note: This is only the first iteration of the Floorplan page; more changes including better visual explanations and interactivity will come soon.

Support for Schematics from Cadence 

What changed: Quilter can now parse Cadence schematics alongside the board file, both generated by the Cadence export script. The full set of files Quilter now wants from Cadence is XML, QLT, DSN (the schematic), and BRD.

Why it matters: Several of Quilter's smarter behaviors, including bypass capacitor assignment and placement grouping, depend on having the schematic. Cadence users should see those improve now that the schematic comes through.

Where it is: Behind the scenes for people who upload files from Cadence.

Easily Find Any Unrouted Nets 

What changed: Any nets that failed to route now appear as a review item in the right sidebar (Design Review) of the candidate reviewer, below the other DRC review items.

Why it matters: Users have asked for this for a while. Until now the only way to spot what didn't route was to hunt through the airwires. Surfacing unrouted nets directly makes it fast to see exactly what's left, whether that's a few trivial signals to finish by hand or a sign the constraints need adjusting.

Where it is: The right sidebar of the candidate reviewer.

Read more

May 1, 2026

Copy link

Shipped

クリアランス制約 [BETA]

Quilterは、ネットクラスのクリアランスルール、レイヤー固有のクリアランス、ペア固有のクリアランスを入力ファイルから直接読み取り、配置および配線全体で適用するようになりました。これは、より強力なDRCチェックと高精度な出力を実現するための基盤となります。初期ベータ版ではバックグラウンドで処理されますが、検出された制約を表示するUIも近日公開予定です。他のECADツールへの対応も現在開発中です。

仕組み: これはAltiumファイルにおける標準的な自動動作となりましたが、UI上で確認することはできません。

対応範囲: Altium Constraint Managerのみ。他のECADツールにも今後数ヶ月以内に対応予定です。

BGAファンアウトの自動化

Quilterは、標準的な候補生成プロセスの一環として、BGAのファンアウトとブレークアウトを自動生成するようになりました。提出前にECADツールでBGAのファンアウトを事前に行う必要はありません。

仕組み: ComprehensionsページのBGAコンポーネントセクションで「Generate Fanout」を選択すると、Quilterがスタックアップに基づいて、各BGAのビアパターン、エスケープ方向、ブレークアウト配線を自動的に選択します。

対応範囲: アプリケーションプロセッサや高密度コネクタで一般的な、正方形のボールパターンを持つBGA。

重要性: BGAのファンアウトは、これまでお客様が基板を提出する前に行う手作業の中で最も一般的な工程の一つでした。このステップを不要にすることでセットアップ時間が短縮されるだけでなく、Quilterが自ら選択していないファンアウトを避けて配線する必要がなくなるため、高密度設計における配線品質が向上します。

インピーダンス制約の編集

Quilterが算出したインピーダンス制約を、アプリ上で直接上書きできるようになりました。これにより、独自のインピーダンス値を適用したり、値を更新したりする際に、ECADツールに戻って修正する必要がなくなります。

これは4月にリリースされた計算済みインピーダンスプロファイルと連動します。デフォルトでは引き続きSimbeorを使用してスタックアップからインピーダンスを計算しますが、特定のネットに対して異なる値が必要な場合は、ジョブセットアップフロー内で設定可能です。

ドキュメント: シングルエンド・インピーダンス制御 差動ペア

スタックアップおよび製造制約設定の改善

ジョブ設定フローにおいて、スタックアップと製造制約がより明確に表示されるようになりました。配線に影響を与える各レイヤー、材料特性、製造ルールが設定画面で確認できるようになり、製造制約はアプリ内で編集可能です。今後1〜2週間以内に、レイヤーの割り当ても編集可能になる予定です。これは3月に再構築された設定フローから続く取り組みであり、バックグラウンドで適用されるパラメータを減らし、確認・調整可能なパラメータを増やすことを目的としています。

ドキュメント: スタックアップ 設計パラメータの指定

カスタムコンポーネント近接制約

特定のコンポーネントを別のコンポーネントの特定のピンの近くに配置することを指定する新しい制約タイプです。アプリのステップ5.2「独自の制約を定義(Define your own constraints)」から利用可能です。

仕組み: 制限対象のコンポーネント、親コンポーネント、親のターゲットピン、および許容される最大距離を選択します。Quilterは配置中にこの制約を適用し、他のすべての配置制約と同様に物理ルールチェックで検証を行います。

重要性: これまでは、電流検出抵抗をパワーICの特定のピンの隣に配置する、あるいはスナバを特定のFETピンの近くに配置するといった制約を明確に表現できませんでした。そのため、お客様自身で事前にコンポーネントを配置するか、バイパスコンデンサのフローを介して意図を伝える必要がありました。今回のアップデートにより、コンポーネントとピンの近接性を直接指定できるようになります。

関連ドキュメント: 物理制約の概要 配置領域

Read more

April 7, 2026

Copy link

Shipped

Calculated Impedance Profiles

Quilter can now calculate impedance profiles for differential pairs and single-ended impedance-controlled signals across all layers of your board, based on your stackup materials. Give Quilter any stackup on any board, and it will route using the trace widths and clearances needed to hit your target impedance.

The calculations are powered by Simbeor by Simberian, the industry-standard solver. If you’ve used impedance calculations in Altium, you’ve already used this solver. As long as the material properties in your stackup are correct, the impedance profiles will be correct.

Projects: Organized Iteration by Design

Jobs now belong to projects. A project groups every iteration of a single design (different board outlines, stackups, floor plans) into one place, so you can track your progress and pick up where you left off.

How it works: Create a new project from the home screen and upload your first job. From there, you can add as many jobs as you need, as long as each upload stays within 10% of the original BOM. Changes beyond 10% start a new project.

Why this matters: Most Quilter customers iterate 2 to 4 times on a design before going to fab. Projects make that workflow explicit: one design, unlimited iteration, everything in one place. This structure also lays the groundwork for faster solve times on subsequent iterations within the same project.

Previously submitted jobs are still accessible from your jobs list. Going forward, all new jobs require a project.

See the Project Documentation for setup details.

Read more

March 26, 2026

Copy link

Shipped
リリース済み

グランドネット、再構築されたセットアップフロー、ジョブごとに1つのスタックアップ

このリリースでは、Quilterが基板をどのように解釈するかがより明確になりました。新しいグランドネットの認識と、見落としがちな制約を明示的に表示する再構築されたセットアップフローを導入しました。単一のコンパイルターゲットにより、意図したとおりのスタックアップと制約を確実に反映します。

グランドネットの認識

Quilterがグランド層で使用するグランドネットを明示的に選択できるようになりました。これまではQuilterが主グランドを推測して設定していました。それも多くの場合は有効でしたが、複数のグランドドメインを含む基板では誤りが生じやすい推測でした。

__wf_reserved_inherit

このアップデートにより、領域グランドポアも利用できるようになりました。コンポーネントが共通のグランドネットを共有する配置領域がある場合、Quilterはその領域に独立したグランドプレーンを作成できるようになりました。これは、アイソレーション、高電圧セクション、そしてセンシティブな信号ドメインに直接役立ちます。

__wf_reserved_inherit

再構築されたセットアップフロー

ジョブセットアップフローは2ページから4ページに再構築され、各ステップでの詳細も大幅に充実しました。新しいフローでは、スタックアップの層、電源とグランドの割り当て、製造上の制約を明示的に表示します。また、入力からQuilterが計算した具体的な制約も表示されます—たとえば、電流が既知の高電力ネットについて、各層でIPC2221の発熱要件を満たすために使用されるネット幅を確認できます。

目的は、設定ミスが見えないまま起こるリスクを減らすことです。ルーティング品質に影響するすべてのパラメータが、提出前に表示され、編集可能になりました。

__wf_reserved_inherit

ジョブごとに1つのスタックアップ

これまでQuilterは各ジョブ内で複数のスタックアップと設計制約を試行していました。これは可能な解を探るのには便利ですが、実際にはどのパラメータが必要かをすでに把握しているケースがほとんどでした。複数のスタックアップを含むことで、単一のスタックアップを明確に定義することが難しくなっており、この変更は上記「再構築されたセットアップフロー」の改善を補完します。これにより、Quilterが基板をどのように構成するかについて、より高い制御性と明瞭さを得られます。

__wf_reserved_inherit

新しいCandidate Reviewer!

ルーティングされた基板の確認が、新しいフルスクリーンデザインでさらに簡単になりました。「Detail View」モードがすべてのパネルを取り込んでデフォルトとなり、画面を切り替えることなくすべてを一度に見られるようになりました。このリデザインは大型モニターでも快適に動作します。

__wf_reserved_inherit

Read more

December 31, 2025

Copy link

Shipped
リリース済み

2025年のテーマは、User Design Intent(ユーザーの設計意図)でした

具体的には、ユーザーがECADツールですでに表現した意図を保ち、过剰な設定やプロセスへの介入を要せずに、配置とルーティングを通してそれをそのまま反映させることです。

昨年、私たちは4つの主要アップデートをリリースしました:電源ポア生成、領域とスマートクラスタリング、スタックアップインポート、キープアウトの更新。これらの変更は、システムが基板を解釈する際の曖昧さを減らし、ルーティング品質、EMI動作、予測可能性を大幅に改善しました。

__wf_reserved_inherit

電源ポアの自動生成

電源ポア—特定の電源ネットに接続された広い銅充填領域—は電流に対する低インピーダンス経路を提供し、電圧降下と発熱を抑えますが、従来のCADツールでは手間のかかる手作業となっていました。 

Quilterは、このワークフロー全体を自動で処理します:名前から電源ネットを推測し、どれをポアするかユーザーに尋ね、ポアの連続性を高めるためにコンポーネント配置を最適化し、間隔とキープアウトルールを尊重した銅充填領域を生成し、トレース幅と電流容量に関する物理ルールチェックを実行します—これらはすべて、追加の手作業なしに標準の候補生成の一部として行われます。

領域とスマートクラスタリング(配置意図)

ECADツールで配置領域を直接定義し、インポート時にそれをそのまま反映させられるようになりました。領域は配置の幾何学的制約として機能し、一緒に、局所に、または離して配置すべきコンポーネントをまとめます。領域は片面または両面として設定でき、これは、垂直方向の分離が水平方向のグループ化と同様に意図的である高密度設計やミックスドシグナル基板において特に重要です。
Quilterはスマートクラスタリングも導入しました。これにより、回路図内で直接接続されているコンポーネントが近接して配置されます。

もう一つの新機能は「アンカリング」です。クラスターから1つのコンポーネントを配置すると、クラスター内の他のすべてのコンポーネントがそれにスナップし、手動配置の時間を節約できます。

詳細はPlacement Guideをご覧ください!

入力ファイルからのスタックアップインポート

インポート時、Quilterはスタックアップと設計要件を入力ファイルから直接読み取ります。つまり、層順序は保持され、誘電体のコンテキストが認識され、設計ルールは最小トレース幅やビアサイズなどに反映されます。

キープアウト(機械的およびRF制約)

キープアウトは一級制約として位置づけられ、トレース、ビア、コンポーネント、ポアのあらゆる組み合わせをサポートします。ECADツールでキープアウト領域を定義して、アンテナを保護したり、機械的スペースを確保したり、敏感なIC下のルーティングをブロックしたり、コンポーネント内部領域を尊重したりできます。

インポート時、Quilterはこれらの領域を尊重し、配置とルーティング中にそれらを適用します。

これは高い可視性と価値を持つ機能です。なぜなら、EMI問題、RF性能の劣化、望ましくない配置など、後工程で生じるクラスの障害全体をそれらが発生する前に防ぐからです。裏では、この作業はより広範な設計ルールの取り込みの基盤を構築しており、近いうちに提供予定の完全なクリアランス制約サポートとより強力なDRCチェックを含みます。

Read more