変更履歴

ブラインドビアとベリードビア

ブラインドビアとベリードビアへの対応を現在開発中です。現在、Quilterはスルービアのみで配線します。この取り組みにより、多段のビア構造を必要とするHDI基板やその他の高密度な最新設計に対応できるようになります。

ECADファイルからビアテンプレートを正しく取り込み、配線時に活用するために必要な要素をすべて開発していくため、長期的なプロジェクトになる見込みです。

新しいルーター戦略 [ALPHA]

変更点： 基板を配線するための新しいアプローチを追加しました！この戦略はまだ改良の初期段階にありますが、品質と配線完了率の両方で大幅な改善が見られたため、いち早くお試しいただけるようにしました。

場所： データの収集と改良を進めている間は、400ピン未満の基板に限定しています。この新しいルーターで生成された候補は、結果に表示される「X.2」のバリアントで、通常は少し遅れて表示されます。

候補リストの変更

変更点： 新しいルーターの登場もあり、お見せしたい有用な情報が増えたため、表示内容を再構成しました。

「X.Y」の番号は、同じ配置（X）から生成された候補をまとめ、異なるルーター（Y）を使用した候補を区別します。ベータ記号のタグは、実験的な戦略の一つから生成された候補であることを示しており、結果が予想以上に良い場合も悪い場合もあります。

また、実行したチェックの内訳がPass、Warn、Failに分けて表示されるため、候補を大まかなレベルで比較しやすくなりました。

場所： Candidate Reviewerの左側にある、いつもの候補リストです。

Siemens Xpeditionのネイティブファイルに対応

変更点： これまでQuilterでは、Xpeditionとの間でプロジェクトをやり取りする際にエクスポート用とインポート用のスクリプトを使う必要がありましたが、その手間がなくなりました。プロジェクトフォルダをzipにまとめて、追加の手順なしでQuilterに直接アップロードできます。結果をダウンロードする場合も同様で、ネイティブのXpedition形式になっているためスクリプトは不要です。

電源プレーンのポア計画

変更点： Quilterは電源プレーン上に、同じネットのビアをできるだけ多く含むよう最適化された大きな電源ポアを生成するようになりました。コンポーネントの配置でも、同じ電源ネットのピンの位置と向きを調整し、ポアがよりまとまった形になるようにします。

重要性： これまでは電源プレーンを単一のネットとして扱っていました。今回の変更により、表層のポアで供給されていたその他すべての電源ネットについて、配線と電力分配が大幅に改善されます。

場所： 設計に電源プレーンがあり、一部の電源ネットで「Attempt power pour」オプションを有効にしている場合、自動的に適用されます。

Candidate Reviewerの表示プリセット

変更点： Candidate Reviewerで、情報の一部だけをすばやく表示できるようになりました。これまでは、コンポーネントの配置だけを確認したり、基材やポアに邪魔されずに配線をはっきり見たりするために、あちこち探してクリックする手間がかかっていました。

場所： Layersナビゲーションバーの上部にドロップダウンが追加されました。

電源ポアの電圧降下 [BETA]

変更点： ポイント・ツー・ポイントのDC IRドロップ（DCIR）シミュレーションが一般公開されました！結果は電源ネット上に表示され、ソースとシンクはセットアップ時に設定できます。

重要性： 生成されたポアを確認しやすくなり、手直しが必要な箇所を把握できます。Quilterは今後、これらのシミュレーション結果をポアの生成に反映させ、より質の高い結果を出せるようにする予定です。

場所： Candidate Reviewerでポアが適用された電源ネットを表示すると、いくつかのオプションが表示されるようになりました。

注記： 電圧降下は、ポアを確認するための分析補助としてご利用ください。完全なパワーインテグリティのサインオフに代わるものではありません。

ジョブとプロジェクトへのメモ

メモ機能が登場しました！

変更点： 変更内容を記録するためにジョブ名を使っていませんか？ユーザーの皆さまからよく伺う使い方ですが、今後はそうしたメモをより適した場所に残せるようになりました。

ジョブの実行、レビュー、反復を進めながら、ジョブやプロジェクトにメモを残せます。メモはそのジョブにアクセスできる同僚にも表示されます。また、Quilterのスタッフがチームをサポートしていて、アクセスを許可いただいている場合は、役立つヒントをメモで残すこともあります。

場所： ジョブ名とプロジェクト名の横に吹き出しアイコンが追加されました。

デザインルールの視覚化

変更点： Fabricator Constraintsページに、トレース幅とクリアランスの最小値やビア／ドリル径などの相対的な大きさを、基板と並べて実寸比率で表示するプレビューが追加されました。

重要性： 単位の入力ミスは、Quilterの出力が不適切になる原因としてよくある間違いの一つです。基板と並べて寸法が実寸比率で表示されるため、そうした間違いが一目でわかり、「submit」を押す前に簡単に気づけます。

場所： ジョブ設定の3ページ目にあるFabricator Constraintsです。

名前に[BETA]が付いた配置と候補

変更点： 他の候補に混じって、[BETA]が付いた結果が表示されることがあります。これらは、現在展開中の実験的なQuilter配置エンジンの新世代によるものです。提出から数分以内に優れた配置を生成するものもあれば、標準エンジンでは試さない戦略を探索するものもあります。実験的なエンジンのため、一部の制約を考慮しないことがありますが、より優れた結果を出すこともあります。ぜひ確認して、ご意見をお聞かせください。

重要性： 新しく、より優れた戦略をできるだけ早くご利用いただけるようにしつつ、予想外の結果を生む可能性があるものは明確に区別したいと考えています。

場所： Candidate Reviewerで、他の結果と並んで表示されます。

差動ペアに任意のインピーダンスを指定

変更点： 差動ペアの目標インピーダンスを、ドロップダウンの2つの値から選ぶのではなく、任意の値で入力できるようになりました。また、差動インピーダンスをシングルエンドインピーダンスのちょうど2倍にする制約もなくなったため、たとえば50Ωのシングルエンドインピーダンスと90Ωの差動インピーダンスを組み合わせて設定できます。

重要性： 差動インピーダンスはさまざまな設計要因によって決まる複雑な要件であり、従来の2択のドロップダウンでは、ユーザーが必要とするすべての値をカバーできませんでした。Quilterは、Simbeorソルバーを使用して、入力された目標値を満たすトレース形状を求めます。

場所： ComprehensionsページのDifferential Pairセクション

Floorplanページ [BETA]

変更点： 新しいFloorplanページが追加され、これまでFabricator Constraintsの下にあったPlacement Optionsセクションがこちらに移動しました。

重要性：このページは、提出前にQuilterの配置動作を明確にするためのものです。セットアップで最もよく見られる間違いは、固定位置に置く必要のあるコンポーネントをフロアプランニングや事前配置を行わないまま提出し、Quilterの動作に驚いてしまうケースです。配置の意図を事前に示すことで、こうした事態を防げます。

場所：通常のセットアップフローで、Fabricator Constraintsの次にあります。

注記： これはFloorplanページの最初のバージョンです。よりわかりやすい視覚的な説明やインタラクティブ機能など、さらなる改良を近日中に予定しています。

‍

Cadenceの回路図に対応

変更点： Quilterは、基板ファイルに加えてCadenceの回路図も解析できるようになりました（どちらもCadenceのエクスポートスクリプトで生成されます）。QuilterがCadenceから必要とするファイル一式は、XML、QLT、DSN（回路図）、BRDです。

重要性： バイパスコンデンサの割り当てや配置のグループ化など、Quilterのより高度な動作の一部は回路図を前提としています。回路図を取り込めるようになったことで、Cadenceをお使いの方はこれらの改善を実感いただけるはずです。

場所： Cadenceからファイルをアップロードする場合に、バックグラウンドで処理されます。

未配線ネットを簡単に確認

変更点： 配線できなかったネットが、Candidate Reviewerの右サイドバー（Design Review）に、他のDRCレビュー項目の下にレビュー項目として表示されるようになりました。

重要性： ユーザーの皆さまから以前からご要望いただいていた機能です。これまでは、配線されなかった箇所を見つけるにはエアワイヤを探すしかありませんでした。未配線ネットを直接表示することで、手作業で仕上げられる簡単な信号がいくつか残っているだけなのか、制約の調整が必要なのかを、すばやく正確に把握できます。

場所： Candidate Reviewerの右サイドバーです。

クリアランス制約 [BETA]

Quilterは、ネットクラスのクリアランスルール、レイヤー固有のクリアランス、ペア固有のクリアランスを入力ファイルから直接読み取り、配置および配線全体で適用するようになりました。これは、より強力なDRCチェックと高精度な出力を実現するための基盤となります。初期ベータ版ではバックグラウンドで処理されますが、検出された制約を表示するUIも近日公開予定です。他のECADツールへの対応も現在開発中です。

仕組み： これはAltiumファイルにおける標準的な自動動作となりましたが、UI上で確認することはできません。

対応範囲： Altium Constraint Managerのみ。他のECADツールにも今後数ヶ月以内に対応予定です。

BGAファンアウトの自動化

Quilterは、標準的な候補生成プロセスの一環として、BGAのファンアウトとブレークアウトを自動生成するようになりました。提出前にECADツールでBGAのファンアウトを事前に行う必要はありません。

仕組み： ComprehensionsページのBGAコンポーネントセクションで「Generate Fanout」を選択すると、Quilterがスタックアップに基づいて、各BGAのビアパターン、エスケープ方向、ブレークアウト配線を自動的に選択します。

対応範囲： アプリケーションプロセッサや高密度コネクタで一般的な、正方形のボールパターンを持つBGA。

重要性： BGAのファンアウトは、これまでお客様が基板を提出する前に行う手作業の中で最も一般的な工程の一つでした。このステップを不要にすることでセットアップ時間が短縮されるだけでなく、Quilterが自ら選択していないファンアウトを避けて配線する必要がなくなるため、高密度設計における配線品質が向上します。

‍

インピーダンス制約の編集

Quilterが算出したインピーダンス制約を、アプリ上で直接上書きできるようになりました。これにより、独自のインピーダンス値を適用したり、値を更新したりする際に、ECADツールに戻って修正する必要がなくなります。

これは4月にリリースされた計算済みインピーダンスプロファイルと連動します。デフォルトでは引き続きSimbeorを使用してスタックアップからインピーダンスを計算しますが、特定のネットに対して異なる値が必要な場合は、ジョブセットアップフロー内で設定可能です。

ドキュメント： シングルエンド・インピーダンス制御、 差動ペア

スタックアップおよび製造制約設定の改善

ジョブ設定フローにおいて、スタックアップと製造制約がより明確に表示されるようになりました。配線に影響を与える各レイヤー、材料特性、製造ルールが設定画面で確認できるようになり、製造制約はアプリ内で編集可能です。今後1〜2週間以内に、レイヤーの割り当ても編集可能になる予定です。これは3月に再構築された設定フローから続く取り組みであり、バックグラウンドで適用されるパラメータを減らし、確認・調整可能なパラメータを増やすことを目的としています。

ドキュメント： スタックアップ、 設計パラメータの指定

カスタムコンポーネント近接制約

特定のコンポーネントを別のコンポーネントの特定のピンの近くに配置することを指定する新しい制約タイプです。アプリのステップ5.2「独自の制約を定義（Define your own constraints）」から利用可能です。

仕組み： 制限対象のコンポーネント、親コンポーネント、親のターゲットピン、および許容される最大距離を選択します。Quilterは配置中にこの制約を適用し、他のすべての配置制約と同様に物理ルールチェックで検証を行います。

重要性： これまでは、電流検出抵抗をパワーICの特定のピンの隣に配置する、あるいはスナバを特定のFETピンの近くに配置するといった制約を明確に表現できませんでした。そのため、お客様自身で事前にコンポーネントを配置するか、バイパスコンデンサのフローを介して意図を伝える必要がありました。今回のアップデートにより、コンポーネントとピンの近接性を直接指定できるようになります。

関連ドキュメント： 物理制約の概要、 配置領域

インピーダンスプロファイルの自動計算

Quilterは、基板のすべての層における差動ペアとシングルエンドのインピーダンス制御信号について、スタックアップの材料に基づきインピーダンスプロファイルを計算できるようになりました。任意の基板の任意のスタックアップをQuilterに渡せば、目標インピーダンスを達成するために必要なトレース幅とクリアランスでルーティングします。

計算には、業界標準のソルバーであるSimberian社のSimbeorを使用しています。Altiumでインピーダンス計算を利用したことがある方は、すでにこのソルバーを使用しています。スタックアップの材料特性が正しければ、インピーダンスプロファイルも正しく計算されます。

プロジェクト：設計による体系的なイテレーション

ジョブはプロジェクトに属するようになりました。プロジェクトは、一つの設計におけるすべてのイテレーション（異なる基板アウトライン、スタックアップ、フロアプラン）を一つの場所にまとめ、進捗を追跡し、中断したところから作業を再開できます。

仕組み： ホーム画面から新しいプロジェクトを作成し、最初のジョブをアップロードします。そこから、各アップロードが元のBOMの10%以内に収まっている限り、必要なだけジョブを追加できます。10%を超える変更は、新しいプロジェクトを開始します。

重要性： ほとんどのQuilterユーザーは、製造に進む前に設計を2〜4回イテレーションします。プロジェクトはこのワークフローを明示的にします。一つの設計、無制限のイテレーション、すべてを一つの場所に。この構造は、同じプロジェクト内の後続イテレーションにおけるソルブ時間の高速化の基盤にもなります。

以前に提出されたジョブは、引き続きジョブ一覧からアクセスできます。今後、すべての新規ジョブにプロジェクトが必要となります。

セットアップの詳細についてはプロジェクトドキュメントをご覧ください。

Console

‍

Quilterの実行中は、処理の様子が見えにくいことがありました。そこで、ジョブの進行状況をより詳しく確認できるようにしました。ConsoleはCandidate Review画面の下部にある展開可能なドロワーで、バーにはメッセージの概要が表示されます。Quilterで最良の結果を得るうえでより役立つよう、メッセージは現在も積極的に追加しています。

‍

グランドネット、再構築されたセットアップフロー、ジョブごとに1つのスタックアップ

このリリースでは、Quilterが基板をどのように解釈するかがより明確になりました。新しいグランドネットの認識と、見落としがちな制約を明示的に表示する再構築されたセットアップフローを導入しました。単一のコンパイルターゲットにより、意図したとおりのスタックアップと制約を確実に反映します。

グランドネットの認識

Quilterがグランド層で使用するグランドネットを明示的に選択できるようになりました。これまではQuilterが主グランドを推測して設定していました。それも多くの場合は有効でしたが、複数のグランドドメインを含む基板では誤りが生じやすい推測でした。

このアップデートにより、領域グランドポアも利用できるようになりました。コンポーネントが共通のグランドネットを共有する配置領域がある場合、Quilterはその領域に独立したグランドプレーンを作成できるようになりました。これは、アイソレーション、高電圧セクション、そしてセンシティブな信号ドメインに直接役立ちます。

再構築されたセットアップフロー

ジョブセットアップフローは2ページから4ページに再構築され、各ステップでの詳細も大幅に充実しました。新しいフローでは、スタックアップの層、電源とグランドの割り当て、製造上の制約を明示的に表示します。また、入力からQuilterが計算した具体的な制約も表示されます—たとえば、電流が既知の高電力ネットについて、各層でIPC2221の発熱要件を満たすために使用されるネット幅を確認できます。

目的は、設定ミスが見えないまま起こるリスクを減らすことです。ルーティング品質に影響するすべてのパラメータが、提出前に表示され、編集可能になりました。

ジョブごとに1つのスタックアップ

これまでQuilterは各ジョブ内で複数のスタックアップと設計制約を試行していました。これは可能な解を探るのには便利ですが、実際にはどのパラメータが必要かをすでに把握しているケースがほとんどでした。複数のスタックアップを含むことで、単一のスタックアップを明確に定義することが難しくなっており、この変更は上記「再構築されたセットアップフロー」の改善を補完します。これにより、Quilterが基板をどのように構成するかについて、より高い制御性と明瞭さを得られます。

新しいCandidate Reviewer！

ルーティングされた基板の確認が、新しいフルスクリーンデザインでさらに簡単になりました。「Detail View」モードがすべてのパネルを取り込んでデフォルトとなり、画面を切り替えることなくすべてを一度に見られるようになりました。このリデザインは大型モニターでも快適に動作します。

2025年のテーマは、User Design Intent（ユーザーの設計意図）でした。

具体的には、ユーザーがECADツールですでに表現した意図を保ち、過剰な設定やプロセスへの介入を要せずに、配置とルーティングを通してそれをそのまま反映させることです。

昨年、私たちは4つの主要アップデートをリリースしました：電源ポア生成、領域とスマートクラスタリング、スタックアップインポート、キープアウトの更新。これらの変更は、システムが基板を解釈する際の曖昧さを減らし、ルーティング品質、EMI動作、予測可能性を大幅に改善しました。

電源ポアの自動生成

電源ポア—特定の電源ネットに接続された広い銅充填領域—は電流に対する低インピーダンス経路を提供し、電圧降下と発熱を抑えますが、従来のCADツールでは手間のかかる手作業となっていました。 

Quilterは、このワークフロー全体を自動で処理します：名前から電源ネットを推測し、どれをポアするかユーザーに尋ね、ポアの連続性を高めるためにコンポーネント配置を最適化し、間隔とキープアウトルールを尊重した銅充填領域を生成し、トレース幅と電流容量に関する物理ルールチェックを実行します—これらはすべて、追加の手作業なしに標準の候補生成の一部として行われます。

領域とスマートクラスタリング（配置意図）

ECADツールで配置領域を直接定義し、インポート時にそれをそのまま反映させられるようになりました。領域は配置の幾何学的制約として機能し、一緒に、局所に、または離して配置すべきコンポーネントをまとめます。領域は片面または両面として設定でき、これは、垂直方向の分離が水平方向のグループ化と同様に意図的である高密度設計やミックスドシグナル基板において特に重要です。
Quilterはスマートクラスタリングも導入しました。これにより、回路図内で直接接続されているコンポーネントが近接して配置されます。

もう一つの新機能は「アンカリング」です。クラスターから1つのコンポーネントを配置すると、クラスター内の他のすべてのコンポーネントがそれにスナップし、手動配置の時間を節約できます。

詳細はPlacement Guideをご覧ください！

入力ファイルからのスタックアップインポート

インポート時、Quilterはスタックアップと設計要件を入力ファイルから直接読み取ります。つまり、層順序は保持され、誘電体のコンテキストが認識され、設計ルールは最小トレース幅やビアサイズなどに反映されます。

キープアウト（機械的およびRF制約）

キープアウトは一級制約として位置づけられ、トレース、ビア、コンポーネント、ポアのあらゆる組み合わせをサポートします。ECADツールでキープアウト領域を定義して、アンテナを保護したり、機械的スペースを確保したり、敏感なIC下のルーティングをブロックしたり、コンポーネント内部領域を尊重したりできます。

インポート時、Quilterはこれらの領域を尊重し、配置とルーティング中にそれらを適用します。

これは高い可視性と価値を持つ機能です。なぜなら、EMI問題、RF性能の劣化、望ましくない配置など、後工程で生じるクラスの障害全体をそれらが発生する前に防ぐからです。裏では、この作業はより広範な設計ルールの取り込みの基盤を構築しており、近いうちに提供予定の完全なクリアランス制約サポートとより強力なDRCチェックを含みます。