物理法則に基づく
エレクトロニクス設計AI

Name: Quilter
Brand: Quilter

使える結果を出すエレクトロニクス・ハードウェア設計のための強化学習

Talk to an Engineer

Trusted Industry Partners:

回路図から実基板を
手元に届くまでを、これまでより短時間で

Accept cookies to watch this video

既存のワークフローにそのまま

Altium、Cadence、Siemens、KiCAD のプロジェクトをそのまま投入できます。基板外形を定義し、コネクタを事前配置し、フロアプランを決める。制約条件はあなたがコントロールします。

Accept cookies to watch this video

物理制約を考慮した設計

Quilter は、バイパスコンデンサ、インピーダンス制御ネット、差動配線（差動ペア）などの重要項目を抽出して提示します。Quilter が何を考慮し、何を考慮しないかを事前に明確に確認できます。

Accept cookies to watch this video

より多く試して、より早く学ぶ

スタックアップ、製造パートナー、フォームファクタを複数パターンで試せます。すべて並列で、数週間ではなく数時間で。Quilter はPCBレイアウトを高速化し、試行回数を増やします。

Accept cookies to watch this video

比較しやすい設計レビュー

Quilter は、提供された物理制約の全リストに対して各レイアウトを評価します。どこが本当に「完了」していて、どこに追加のレビューや改善が必要かを明確に示します。

Accept cookies to watch this video

ファイル形式そのまま

Quilter は、投入したのと同じ形式でファイルを返します。DRC（デザインルールチェック）、仕上げ、製造データ生成まで、使い慣れたCADツールで行えます。

Quilter gives top PCB designers the superpower to turn weeks into days. It’s a complete paradigm shift. When you iterate faster, you can out-innovate your competitors.

Tony Fadell

Build Collective Principal, “Father of the iPod”, iPhone Co-Inventor, and Nest Founder

検証サイクルを加速する

物理第一のAIが、数か月かかる基板レイアウトを数分に短縮。追加のオーバーヘッドなしで検証サイクルが速まり、開発は前進し、より多くの設計サイクルを回せます。

物理第一の安心感

すべての候補レイアウトは、動作を担保するために徹底した物理設計レビューを受けます。

エンジニアの余力を増やす

Quilter は、エンジニアと基板設計者が、本質的なブレークスルーを生む複雑で高付加価値な作業に集中できるようにします。

世界で最も要求の厳しい開発向けソリューション

遅延が許されないリーダーは、Quilter でレイアウトのボトルネックを排除し、競合より先に進みます。

航空宇宙・防衛

ミッションクリティカルな基板の立ち上げを、コンプライアンスを維持したまま4〜6週間短縮。Quilter の物理法則に基づくレイアウトは MIL-STD および ITAR 要件に対応し、セキュアな社内イノベーションを可能にします。

Explore all solutions

半導体

検証・テストハードウェアのレイアウトボトルネックを解消。Quilter は決定論的なレイアウトを数時間で提供し、テープアウト期限の達成とシリコン評価サイクルの加速を支援します。

すべてのソリューションを見る

コンシューマー向け電子機器

レイアウトボトルネックなしでより早く市場投入。Quilter は高速で信頼性の高いプリント基板レイアウトを数時間で提供し、IPや品質を損なうことなく期限に先んじます。

すべてのソリューションを見る

Honest About What We Do Well

Quilter has a goldilocks zone today, and it's expanding with every release. Many teams adopt Quilter by running it end to end on the boards it handles well, and on the routine sections of more complex ones while they pre-route the critical parts themselves. Start today to build fluency on a tool that is evolving fast.

Dimension	Current Capabilities	Status
Components	100 to 1,000 per board	Live
Pins to route	No inherent limit, but the current best performance is around 2000-5000	Live
Pin density	Under 20% Pin density (%) = (Component Pin Area) / (Total Board Surface Area) × 100%	Live
Via types	Through-hole vias	Live
Via types	Blind & buried vias	In development
BGA fanouts	Automated fanout generation	Beta
Length matching	Coming soon	In development
RF	Pre-route RF nets, Quilter can handle the rest	In development

Check Product Updates

完全なプリント基板レイアウトをフル自動化する、初の物理法則に基づくAI

数時間で複数の候補を生成。すべての配線配置を物理で検証。

製品概要

ミッションクリティカル環境向けエンタープライズ級サポート

ハイリスクな基板開発のために設計された、プレミアムでプロアクティブなサポート。

サポート及びドキュメント

私たちもエンジニアです

私たちは、あなたと同じエンジニアとして、ハードウェア設計をもっと速くしたいと考えています。

会社概要

Senior/Staff Software Engineer (C++)

Senior/Staff Backend Engineer - PCB CAD Integration

Senior/Staff ML Systems Engineer

物理法則に基づく
エレクトロニクス設計AI

回路図から実基板を
手元に届くまでを、これまでより短時間で

既存のワークフローにそのまま

物理制約を考慮した設計

より多く試して、より早く学ぶ

比較しやすい設計レビュー

ファイル形式そのまま

既存のワークフローにそのまま

物理制約を考慮した設計

より多く試して、より早く学ぶ

比較しやすい設計レビュー

ファイル形式そのまま

世界で最も要求の厳しい開発向けソリューション

航空宇宙・防衛

半導体

コンシューマー向け電子機器

Honest About What We Do Well

完全なプリント基板レイアウトをフル自動化する、初の物理法則に基づくAI

ミッションクリティカル環境向けエンタープライズ級サポート

私たちもエンジニアです

Senior/Staff Software Engineer (C++)

Senior/Staff Backend Engineer - PCB CAD Integration

Senior/Staff ML Systems Engineer

物理法則に基づくエレクトロニクス設計AI

回路図から実基板を手元に届くまでを、これまでより短時間で

既存のワークフローにそのまま

物理制約を考慮した設計

より多く試して、より早く学ぶ

比較しやすい設計レビュー

ファイル形式そのまま

既存のワークフローにそのまま

物理制約を考慮した設計

より多く試して、より早く学ぶ

比較しやすい設計レビュー

ファイル形式そのまま

世界で最も要求の厳しい開発向けソリューション

航空宇宙・防衛

半導体

コンシューマー向け電子機器

Honest About What We Do Well

完全なプリント基板レイアウトをフル自動化する、初の物理法則に基づくAI

ミッションクリティカル環境向けエンタープライズ級サポート

私たちもエンジニアです

物理法則に基づく
エレクトロニクス設計AI

回路図から実基板を
手元に届くまでを、これまでより短時間で