PCBオートルーターというアイデアは正しかった。間違っていたのは「完了率」という目標だった。

要約：従来のオートルーターは、成功を完了率で測っていました。つまり、設計ルールに違反せずにいくつのネットを接続できたか、です。しかし、100%接続された基板が、必ずしも動作する基板であるとは限りません。デザインルールチェック（DRC）に合格していても、戻り経路の不連続、不十分なインピーダンス制御、過剰な結合、あるいは実装上の問題を抱えている可能性があります。

60年にわたるPCBレイアウト自動化の歴史から得られる核心的な教訓は、ピンを接続することは、エンジニアが信頼できる基板を作ることと同じではない、ということです。

PCBレイアウト自動化ツールの本当の役割は、製造可能な基板を得るまでに必要な作業を減らすことです。そのためには、次世代のツールはより難しい問題を解かなければなりません。配置と配線を一つの連成した問題として解き、配置と配線の候補を完成した基板の電気的挙動に照らして評価し、実用的なレイアウトを見つけられるだけの十分な数の代替案を探索する必要があります。 

PCBレイアウトを自動化しようとする試みには長い歴史があるため、業界に懐疑的な見方があることは十分に承知しています。エンジニアが初めてQuilterについて耳にしたとき、最初に頭に浮かぶのが「また別のオートルーターなのか？」という疑問であることも理解しています。

本記事では、PCBレイアウト自動化がなぜ今ようやく従来のオートルーターの限界を超えられるのか、そしてQuilterがまさにそれをどのように実現しようとしているのかを考察します。

オートルーターとAIレイアウト自動化の比較早見表

PCBオートルーターとは？

PCBオートルーターとは、部品がすでに配置された基板を受け取り、一連の制約条件のもとで、グリッド上で部品間のネットを銅配線で接続するソフトウェアツールです。迷路配線アルゴリズムの最初のバージョンは1961年に発表されました。商用のオートルーターは、Cadence Allegro、Altium、Siemens Xpeditionに搭載されてきたほか、他のベンダーからも提供されてきました。そしてエンジニアたちは、それと同じくらい一貫して、オートルーターを信用しないことを学んできました。

‍

20年の経験を持つPCB設計者にオートルーターについて尋ねると、似たような話が返ってくるはずです。設定して実行させてみたら、壁に投げつけたスパゲッティのようなものが返ってきた。クリーンアップには最初からやり直すよりも時間がかかったので、使うのをやめた、と。中には「オートルーターを信用するな」と書かれたTシャツを着ている人もいます（EEVblog Forum 2014）。

PCBレイアウトは非常に時間と手間のかかる工程になりがちで、ハードウェア開発サイクルにおける大きなボトルネックになることも少なくありません。数十年にわたって多くの有能な人々がその自動化に取り組んできたのは、ごく自然なことです。そして私たちは、これが今なお解決する価値のある問題だと考えています。

‍

PCBオートルーターはいつ登場したのか？

自動配線というアイデアは、現在基板を設計している多くの人よりも古い歴史を持っています。1961年、ベル研究所の研究者C. Y. Leeが、グリッド上の2点間の経路を見つけることができる迷路配線アルゴリズムを発表しました（Lee 1961）。これが一つの研究分野の始まりとなりました。1970年代から1980年代にかけて、商用のオートルーターが次々と登場しました。1989年までに、John CooperとDavid ChyanがCooper & Chyan Technologyを設立し、業界の基準となるシェイプベースのルーター、Specctraを出荷しました。Cadenceは1997年に同社を買収し、その額は約4億ドルと、当時のEDA史上最も高額な買収でした（Federal Trade Commission 1997; Goering 2005）。Specctraの進化版は、現在も一部のCadence製品に搭載されています。

このアイデアへの信頼は、その欠点を知る人々の間でさえ根強いものでした。2018年、当時Altiumの長年のエンジニアであり、EDA業界のベテランでもあった当社のBen Jordanは、オートルーターを信頼することをテーマにした講演を行い、広く話題になりました。彼は冒頭で、話を聞いたプロの設計者のほとんどはオートルーターを使おうとしないことを認めたうえで、見限るのではなく、使いこなせるよう学ぶ価値のあるツールだと主張しました（Hackaday 2018）。

PCBレイアウトの自動化は、なぜこれほど難しいのか？

レイアウトは一つの問題ではありません。二つの問題が絡み合ったものです。

配置は、各部品をどこに置くかを決めます。配線は、それらを銅で接続します。どちらもNP困難な問題です（Yan et al. 2022）。基板の配置と配線の方法の数は非常に急速に増加するため、解空間は事実上無限です。

しかも、この二つを切り離すこともできません。配置の良し悪しは、実際に配線してみるまで判断できないのです。従来のオートルーターは、この結びつきを一度も解決できませんでした。配置は完了済みと仮定して入力として受け取り、銅配線を引き始めます。配線が行き詰まると、ツールはエンジニアのフロアプランのせいにして処理を中断していました。

チップが高速になっても、この差は縮まりませんでした。計算能力はムーアの法則に従い、数年ごとに倍増しました。しかし基板の複雑さは、密度と制約が高まるにつれて組み合わせ的に増大しました。2007年に登場したAppleの初代iPhoneは、電子部品を筐体に収めるために2枚の基板を積み重ねていました。その10年後、iPhone Xは同じ積層レイアウトに回帰しましたが、内部の基板は導体幅が10〜15ミクロンまで細くなり、ほぼ同じ径範囲のマイクロビアを備えたサブストレートライクPCB（SLP）になっていました（TechInsights 2017）。 

この流れは、航空宇宙、防衛、自動車、医療、産業用エレクトロニクスなど、あらゆる分野で同じでした。デバイスの世代が進むごとに、層数は増え、実装密度は高まり、形状はより微細になりました。層や制約が一つ増えるたびに、ルーターが考慮しなければならない相互作用は掛け算で増えていきます。そのため、ハードウェアが高速化しても、問題の複雑さはそれを上回るペースで増大しました。

最も難しいのは、経路を見つけることですらありません。難しいのは密度です。混み合った基板上に配線を隣り合わせに詰め込んですべてを収めつつ、同時にすべての配線が回路の要求どおりに振る舞わなければならないのです。 

チップの配線は表面上は似ていますが、はるかに規則的なグリッド上で行われます。各層には優先方向があり、配線は直角にしか曲がらず、ビアは標準サイズで、部品はライブラリのパラメータ化されたセルです。PCB配線には、そうした規則性がまったくありません。配線は任意の角度で引くことができます。部品は、ピン配置、キープアウト、クリアランスがそれぞれ異なる何千種類ものパッケージで提供されます。ビアの種類や設計ルールは、製造先や層構成によって変わります。また、ビアはチップよりも基板においてはるかに大きな問題です。PCBでは、ビアはほぼ常に、接続する配線の3〜4倍の幅が必要です。シリコンでは、ビアは配線とほぼ同じ幅の中実の金属構造であるため、自動での配置と配線がはるかに容易です。PCBのビアはどれも、それが接続する配線よりもはるかに多くのスペースを占め、高密度基板ではそのスペースがあっという間に積み重なっていきます。 

さらに人的な要素もあり、これはこの分野の外にいる人が思っている以上に大きな課題です。 

PCB設計者は基板の見た目を重視し、レイアウトを「アートワーク」と呼ぶこともよくあります。配線は45度単位で引くこと（オクティリニア配線）、視覚的なリズムを保つこと、明らかな遠回りを避けること、そして経験豊富なエンジニアが引いたように見えることが期待されます。これらはいずれも物理的な要件ではありません。37.4度の角度で配線された基板でも、電気的にはまったく同じように機能し得ます。45度の習慣は、主に任意の角度での配線を扱えなかった1980年代のECADシステムの名残です。その制約はとうの昔になくなりましたが、慣習だけが残っています。 

とはいえ、配線の角度がまったく重要でないわけではありません。たとえば高速基板では、ファイバーウィーブスキューは、配線が積層板のガラスクロスに対してどのように走るかに左右されます。これを低減する一般的な方法の一つは、長い配線を基板の軸に対して10度の角度で引くことです（Simonovich 2011）。もう一つの例がアシッドトラップです。製造工程において、2本の配線が90度未満の鋭角で交わると、鋭い内側の角にエッチング液が溜まることがあります。そこに液が残ると銅を侵食し続け、配線を細くしたり、非常に細い配線では完全に断線させたりすることがあります。アシッドトラップは、設計者が鋭角を避けるよう教えられてきた理由の一つです。現代の製造技術によって鋭角はかつてほど危険ではなくなりましたが、今でも製造業者に確認する価値のある点です。

しかし、設計者が特定の基板の見た目を好む主な理由は、物理的な要件ではなく慣習と習慣です。それを無視するツールは、電気的に健全かどうかを確認する前に、エンジニアが一目見ただけで却下するような出力を生み出してしまいます。さらに厄介なことに、この美的感覚は普遍的なものではありません。何が「正しく見える」かは、企業によって、チームによって、ときにはレビュー担当者個人によっても異なります。 

従来のオートルーターは実際に何をしていたのか？

従来のオートルーターは、入念に調整された一連のアルゴリズムをエキスパートシステムで包んだものでした。 

迷路ルーターは一度に1本のネットの経路を見つけるため、後から配線するネットが同じチャネルを必要とするとブロックされてしまいました。Specctraのようなシェイプベースのルーターは、障害物を幾何学的に表現し、既存の配線を押しのけてスペースを作ることができました。リップアップ・アンド・リトライ戦略により、ルーターは以前の判断を取り消して再試行できるようになりました。McMurchieとEbelingが導入したネゴシエーションベースのルーター（1995）はFPGA向けのもので、混雑したリソースをネット同士が競り合い、どのネットが何を得るかを反復的に解決していきます。

それぞれの要素は、優れた設計者が知っていることをコード化しようとする試みでした。しかし実運用での失敗の仕方は常に同じで、その原因は二つに集約されます。

第一に、オートルーターはエンジニアリング上の判断を、固定されたルールの優先順位に置き換えてしまいました。これらの配線は離す。ビアを最小限にする。高速信号にはこの層を優先する。電源から先に配線する。個々のルールはそれ自体としては妥当なものでした。問題は、優先順位付けが事前の推測にすぎないことです。1本の配線も引かないうちにトレードオフの順序を一つに固定してしまい、基板が埋まっていくにつれてそれを見直す手段がツールにはありません。ある判断が回路に何をもたらすかを一切計算しないからです。経験豊富な設計者は、ルールを抽象的に順位付けしたりはしません。電気的に何が問題になり得るかを理解したうえで、目の前の基板に照らして特定の配線を検討します。オートルーターは優先順位を適用し、その結果をそのまま受け入れていました。 

第二に、前述のとおり、オートルーターは間違った目的を最適化していました。標準的な内部指標は完了率、つまり制約に違反せずに接続できたネットの割合でした。設計者はこれが間違った目標であることを知っています。配線が完了した基板は、出荷できる基板と同じではありません。オートルーターは基板の物理や設計意図をまったく認識しておらず、完成した基板がどのように振る舞うかを判断する手段も持っていませんでした。

PCBレイアウト自動化ツールは何で評価されるべきか？

完了率、ビア数、実行時間は重要です。しかし、それらは生成されたレイアウト候補が優れていることを証明するものではありません。レイアウト自動化ツールを評価するより良い方法は、生成される候補がDRCに合格しているか、関連する物理チェックを満たしているか、重要な戻り経路を維持しているか、制御インピーダンスの要件を満たしているか、不要な結合を避けているか、そしてエンジニアが手作業でレイアウトするよりも多くの時間をクリーンアップに費やす必要がないか、を問うことです。

真のベンチマークは、そのツールが、エンジニアがレビューし、信頼し、反復改善できる候補を生成できるかどうかです。

欠けていた第一のピース：物理に基づいて推論する方法

物理に基づいて推論するとは、固定されたルールのリストではなく、回路が実際にどう振る舞うかに照らして評価されたレイアウト上の判断を下すことを意味します。オートルーターには、それを行う手段がありませんでした。ある配線の判断がインピーダンスを維持できるか、戻り経路を保てるか、クロストークを避けられるかを知るには、結果として得られる基板の物理を計算しなければなりません。そして、基板に必要となり得る何千もの判断にわたってそれを行うには、探索空間を効率的に探索できるシステムが必要です。判断を提案し、結果を評価し、何がうまくいくかを学習するシステムです。

既存の基板設計でAIモデルをトレーニングするという分かりやすいアプローチは、いくつかの理由でうまくいきません。第一に、大規模で公開され、適切にラベル付けされた最新のPCB設計のコーパスはそもそも存在しません。実際に稼働している製品の設計のほとんどは、独自の知的財産として企業内に囲い込まれています。第二に、すべてのPCB設計が同じ品質で作られているわけではありません。模倣は人間の誤りを受け継ぎ、結果を人間のレベルで頭打ちにしてしまいます。 

そこで役立つのが強化学習（RL）です。良い基板とはどのようなものかを定義し、多数の候補を生成し、それぞれを物理に照らしてスコアリングし、どの判断がそこに到達するかをシステムに学習させます。これは力任せの総当たりではなく、知的な探索です。モデルは、過去に生成した試行、合成トレーニング問題、そしてシステムがこれまでに遭遇した問題クラスから学んだことを活用して、行き止まりを避け、解が見つかりそうな箇所に労力を注ぎます。経験豊富な設計者がそうするのと同じようにです。

実用的な技術としての強化学習は、比較的新しいものです。その信頼性を裏付けた成果は、まだ10年も経っていません。2016年のAlphaGoと2017年のAlphaGo Zeroです。

囲碁はPCB設計とよく比較できます。囲碁の探索空間は非常に大きく、1990年代に人間のチェスチャンピオンを破った木探索の手法は、囲碁ではほぼ20年にわたって通用しませんでした。それが変わったのは、DeepMindが木探索と、検討に値する手を学習するニューラルネットワークを組み合わせてからです。最初のAlphaGoは、それを人間の対局から学びました。AlphaGo Zeroは人間の対局を捨て、ルールだけを手がかりにゼロから自己対局によって学習し、人間のデータで訓練されたバージョンに100対0で勝利しました。DeepMindは比較のために人間のデータで訓練したバージョンも作成しましたが、そちらは当初は速く学習したものの、より低い成績で頭打ちになりました（Silver et al. 2017）。

この違いはレイアウトにとって重要です。完成した基板を模倣するように訓練されたモデルは、学習に使った基板の範囲に縛られます。そのデータセットにない設計を与えると、これまでに見た中で最も近い例に頼ることになり、それが正しいとは限りません。Quilterは、顧客のレイアウトをコピーしたり、人間が完成させた設計を模倣したりして学習するのではありません。代わりに、システムは生成された試行、合成トレーニング問題、そしてレイアウト課題のクラスから学習します。提出された設計がシステムの改善に使われる場合、それはQuilterのデータ利用規約に従って、一般化されたトレーニング問題を生成するために使われるものであり、設計パターンを再現するためではありません（商用顧客の設計はトレーニングパイプラインで一切使用されず、Quilterの無料版を通じて提出された設計は合成トレーニングデータの生成に使用されます）。

欠けていた第二のピース：レイアウト生成中に物理をチェックする方法

強化学習だけでは十分ではありません。

訓練されたモデルは、有望に見える判断を提案するのは得意です。しかし、特定の層構成上の特定の差動ペアが、特定のビア遷移を伴って、設計が要求する公差内でインピーダンス目標を達成できるかどうかを計算するには、適したツールではありません。その問いには、推測ではなくソルバーが必要です。

Quilterは、AIを適用する問題を探して見つけたAI企業ではありません。私たちは問題から出発し、その各部分に適したツールを選びました。強化学習は組み合わせ的な探索を担いますが、それが提案する候補は、決定論的な制約、ルール、ソルバーに裏付けられた計算に照らしてチェックされます。この構成において、AIが有用なのは、エンジニアが理解できるチェックに合格する候補を探索できるからです。

チェックの中には幾何学的なものがあります。配線がクリアランスに違反していないか。銅がキープアウトに干渉していないか。レイアウトは製造業者が要求する設計ルールを守っているか。

電気的なチェックもあります。制御インピーダンスのネットは層構成の目標値と一致しているか。差動ペアが基準プレーンの切り欠きをまたいでいないか。層の遷移で戻り経路の連続性は保たれているか。配線が過剰な結合や大きなインピーダンス不連続を生じさせていないか。

構造上、最初から正しくあるべき判断もあります。差動ペアが、2本の配線が一組であることを「学習」したり、その間隔を推測したりする必要はないはずです。層構成とインピーダンス目標から答えを計算できる場合、Quilterはソルバーに裏付けられた結果を直接使用します。同じ原則がシステム全体に適用されています。探索が難しいところでは強化学習を使い、幾何学によって探索空間を縮小できるところでは計算幾何学を使い、物理を計算する必要があるところでは古典的ソルバーを使い、学習した手法よりも厳密な手法の方がうまくいくところでは厳密アルゴリズムを使います。

Quilterはこれらのチェックを物理ルールチェック（PRC）として適用し、従来のCADツールでおなじみのDRCと区別しています。DRCは、形状が製造ルールや間隔のルールに従っているかを問います。PRCは、配線された候補が、狙いとする電気的挙動の制約を満たしているかを問います。具体的には、高速配線の下のグランドプレーンのカバー率、差動ペア間の結合、層変更をまたぐ戻り経路の連続性、そして層構成に対してインピーダンスが公差内に保たれているか、といった点です。これらのチェックは配線後だけでなく候補の生成中に実行されるため、システムは不適切なレイアウトを確定する前に破棄できます。

これが、「Quilterはネットを配線するのではなく、基板をコンパイルする」という言葉の意味です。オートルーターはピンを接続していました。Quilterは、対応する基板クラスについて完全なレイアウト候補を生成し、狙いとする物理チェックを配線後のレビューにすべて委ねるのではなく、生成中に適用します。

とはいえ、PRCはEMI/EMCへの適合を主張するものではありません。Quilterは部品の配置と配線を行うシステムであり、人間によるレビュー、基板の立ち上げ、ラボでの試験、規制への適合作業の代わりになるものではありません。Quilterは、シグナルインテグリティを向上させるためにマイクロストリップ配線の下で途切れのないグランド基準を維持するなど、一般に電気的挙動の改善につながるレイアウト手法に従っています。こうした手法はより優れたレイアウト候補を生み出す助けになりますが、下流のEMC試験や適合性の検証に代わるものではありません。

欠けていた第三のピース：大規模な計算資源

クラウドコンピューティングが第三のピースです。

Specctraとそれに続くオートルーターは、単一のワークステーションで動作するように作られていました。AllegroとAltiumは現在もルーターをそのような形で提供しています。ローカルのルーターは、それが動作しているコンピューターしか使えないため、基板が難しくなっても、それ以上の計算資源に頼ることができません。手元のワークステーションの性能が上限になるのです。

この上限こそが、オートルーターが1回か2回の試行から先に進めなかった大きな理由です。次の候補、さらにその次の50個の候補を試すための計算資源がなかったのです。

クラウドはその制限を取り払います。そして、その規模は三つの点で重要です。第一に、モデルは訓練されなければならず、何百万もの練習用レイアウトから学習します。第二に、配置が機能するかどうかを確実に知る唯一の方法は、実際に配線してみることです。そのため、モデルが試す有望な配置はすべて、検討対象とするためだけでも完全に配線されなければなりません。第三に、システムは多数の候補基板について、配置、配線、物理チェックを同時に実行する必要があり、これはデスクトップのオートルーターが処理できる量をはるかに超える作業です。 

Quilterは、必要に応じて計算資源を自動的にスケールアップ・スケールダウンできるAWSのクラウドインフラストラクチャ上で動作しています。ITAR規制対象の業務や厳格な知的財産保護など、設計をクラウドに置けないチームのために、Quilterはお客様自身のAWS、Azure、GCPインフラストラクチャ内にデプロイすることもでき、設計データがお客様のネットワークの外に出ることはありません。

現在のAI PCBレイアウトツールには何ができるのか？

数十年にわたる失敗の末、自動PCBレイアウトは改めて検討する価値のあるものになりました。誰かがこの問題を出し抜いたからではなく、他の分野での技術的進歩によって、ようやくこの問題が解決可能になったからです。上で述べた要素は現在のQuilterの技術の基盤ですが、私たちの技術スタックは今後も進化し続けます。私たちは、最適なツールを何でも使ってレイアウトを解決することを使命としています。

また、限界についても率直にお伝えしなければなりません。Quilterはレイアウトの自動化に取り組む市場のツールの中でも先進的なものの一つですが、私たちはまだこの問題を解決していません。現在Quilterが最も得意とするのは、部品数100〜1,000個、ピン密度20%未満、信号周波数が約10 GHzまで、スルーホールビアを使用する基板です。ブラインドビアとベリードビア、BGAファンアウト、等長配線、RFは、それぞれ異なる開発段階にあります。進捗は変更履歴でご確認いただけます。多くのチームは、Quilterが得意とする基板ではエンドツーエンドで実行し、より複雑な基板では重要な部分を自分たちで事前配線したうえで、定型的な部分にQuilterを使うという形で導入しています。

Quilterは急速に進化しています。私たちがProject Speedrunのために作ったコンピューターは、その6か月前には実現不可能だったでしょう。Quilterに提出されるすべての基板が、私たちのトレーニングパイプラインに新しいクラスの問題をもたらします。私たちはお客様の設計でトレーニングするのではなく、お客様の設計が表す問題から学習します。ユーザーが増えれば、より難しい問題が集まります。より難しい問題は、Quilterを利用するすべての人にとってQuilterをより良いものにします。

ハードウェアの世界は、ソフトウェアがこの進化を遂げる様子を見てきました。かつてソフトウェアエンジニアはアセンブリを手書きし、それをコンパイラに任せることを信用していませんでした。コンパイラは十分に優れたものになり、今では、まれな特殊なケースを除いて、アセンブリを手で書く人はほとんどいません。

PCBレイアウトは、同様の道のりのまだ初期段階にあります。このたとえは完璧ではありません。基板は、製造上のばらつき、サプライヤーの制約、シグナルインテグリティの懸念、そして個々の美的な好みを伴う物理的な対象です。しかし方向性は似ています。作業の中心は、あらゆる細部を手で描くことから、意図を指定し、候補をレビューし、自動化がうまく扱える部分はそれに任せることへと移っていきます。

オートルーターはネットを完了させるためのツールでした。次の世代は、基板をコンパイルするシステムでなければなりません。つまり、設計意図、制約、層構成、部品、そして狙いとする物理チェックを受け取り、基板の実際の要件を満たす完全なレイアウト候補を探索するツールです。

オートルーターは、その時代においては正しいアイデアでした。そして、それが解決しようとしていた問題は、今なお解決する価値があります。私たちはその遺産に敬意を払い、そこから構築を進めています。

よくある質問

オートルーターとAI PCBレイアウトの違いは何ですか？すでにEDAツールにオートルーターがありますが、なぜQuilterを使うのですか？

AI PCBレイアウトは、自動配線と同じではありません。

従来のオートルーターは、配置を固定された入力として受け取り、グリッドベース、シェイプベース、またはトポロジカルな配線手法を使ってネットを接続します。通常は、設計ルールに対する完了率で成功を評価します。

Quilterが構築した形のAI PCBレイアウトは、配置と配線を一つの連成した問題として扱います。強化学習で探索空間を探索し、古典的ソルバーで狙いとする物理チェックを支え、クラウド規模またはお客様が管理する計算資源を使って多数の候補を並列に探索します。

重要な違いは目的にあります。オートルーターはネットを接続しようとします。AI PCBレイアウトは、対応する基板クラスについて、有用でレビュー可能かつ物理的に妥当な完全なレイアウト候補を生成しようとします。

言い換えれば、自動配線は通常ネットに焦点を当てたものであるのに対し、AI PCBレイアウトはよりシステム全体に焦点を当てたものです。

Quilterは単なる訓練済みモデルですか？

いいえ。Quilterは、例からレイアウトを生成する単なる訓練済みモデルではありません。このシステムは、強化学習、計算幾何学、古典的ソルバー、厳密アルゴリズムを組み合わせています。制約を直接扱える場合、Quilterはモデルに学習させることを期待するのではなく、「構造上、最初から正しく」処理しようとします。たとえば、差動ペアの間隔は、ニューラルネットワークに推測させるのではなく、層構成とインピーダンス目標から導き出すべきものです。

PCBオートルーターは使う価値がありますか？

場合によります。

オートルーターは、シンプルな基板、クリティカルでない相互接続、探索的な配線、あるいはクリーンアップの負担が小さい場合の初回パスとして役立つことがあります。一方、基板が高密度、高速、制約が厳しい場合や、設計全体で変化する配置と配線のトレードオフに敏感な場合には、あまり役に立ちません。

問題は、オートルーターが銅配線を接続できるかどうかではありません。問題は、その出力が時間を節約するのか、それとも作業を増やすのかです。

Quilterは部品を自動配置しますか？それとも配線だけですか？

Quilterは配置と配線の両方を行います。部品、事前配線、銅がすでにPCBの外形内に配置されている場合、Quilterはそれらを維持できます。外形の外に置かれた部品は、バイパスコンデンサの割り当て、DC-DCコンバータのグループ分け、水晶発振器、回路図の構造、配置領域などの設計コンテキストを使って自動的に配置できます。これは、通常は配置がすでに固定されていることを前提とする従来のオートルーターとQuilterが異なる理由の一つです。

レイアウトはどの程度コントロールできますか？

完全にコントロールでき、レイアウトのどこまでをQuilterに任せるかを自由に決められます。部品を一切配置していない基板外形だけをアップロードし、最初から最後までQuilterにすべてを任せることもできます。あるいは、重要な部品を事前配置し、ネットを事前配線したうえで、残りをQuilterに埋めさせることもできます。アップロードした基板ファイル上ですでに配置または配線されているものはすべて、Quilterが「解決済み」として扱い、一切変更を加えずにそれらを避けて作業します。

Quilterは、どの制約が満たされたかを示してくれますか？

はい。Quilterは、特定された制約のうちどれが満たされ、どれにまだ対応が必要かをエンジニアが把握できる出力を提供します。AIレイアウトはブラックボックスであってはならないため、これは重要です。設計者は、Quilterがどこで使える候補を生成したのか、どこで人間によるレビューが必要なのか、どこでもう一度反復が必要になりそうなのかを知る必要があります。

QuilterはEMI/EMC検証を行いますか？

いいえ。QuilterはEMI/EMCの適合性検証を行いません。また、配線後にダウンロードされた設計が、特定のEMI/EMC規則、規格、認証要件に適合していると主張するものでもありません。

Quilterは部品の配置と配線を行うシステムです。物理、強化学習、ソルバー、古典的アルゴリズムを用いてより優れたレイアウト候補を生成しますが、設計のレビュー、基板の立ち上げ、試験、そして適用される適合要件を満たしているかどうかの判断については、引き続き人間のエンジニアが責任を負います。

とはいえ、Quilterは、適切な場合にはマイクロストリップ配線の下で途切れのないグランド基準を維持するなど、一般にシグナルインテグリティの向上につながるレイアウト手法に従っています。こうした手法はレイアウト候補の品質を高めることができますが、下流のEMI/EMC試験や適合性の検証に代わるものではありません。

参考文献

EEVblog Forum. 2014. "Chris Gammell's 'Never Trust the Autorouter' Shirt on Teespring." ディスカッションスレッド。 https://www.eevblog.com/forum/chat/chris-gammel_s-_never-trust-the-autorouter-shirt_-on-teespring/.

Federal Trade Commission. 1997. "FTC Settlement with Cadence, Cooper & Chyan To Preserve Competition in Automated Chip Design Software." プレスリリース、1997年5月8日。 https://www.ftc.gov/news-events/news/press-releases/1997/05/ftc-settlement-cadence-cooper-chyan-preserve-competition-automated-chip-design-software.

Goering, Richard. 2005. "EDA Pioneer Takes Startup to New Routing Ground." EE Times、2005年8月22日。 https://www.eetimes.com/eda-pioneer-takes-startup-to-new-routing-ground/.

Hackaday. 2018. "Friday Hack Chat: Trusting the Autorouter." 2018年2月21日。 https://hackaday.io/event/56777-trusting-the-autorouter/log/100474-trusting-the-autorouter-hack-chat-transcript

Lee, C. Y. 1961. "An Algorithm for Path Connections and Its Applications." IRE Transactions on Electronic Computers EC-10 (3): 346–365. https://doi.org/10.1109/TEC.1961.5219222.

McMurchie, Larry, and Carl Ebeling. 1995. "PathFinder: A Negotiation-Based Performance-Driven Router for FPGAs." 所収：Proceedings of the Third International ACM Symposium on Field-Programmable Gate Arrays, 111–117. https://doi.org/10.1145/201310.201328.

Silver, David, et al. 2017. "Mastering the Game of Go without Human Knowledge." Nature 550: 354–359. https://doi.org/10.1038/nature24270.

Simonovich, Bert. 2011. "Fiber Weave-Induced Timing Skew." Bert's Practical Design Notes, I-Connect007、2011年9月17日。 https://iconnect007.com/article/61693/berts-practical-design-notes-fiber-weaveinduced-timing-skew/61696/design.

TechInsights. 2017. "Apple iPhone X Teardown." ブログ記事、2017年9月13日公開、2017年11月8日更新。 https://www.techinsights.com/blog/apple-iphone-x-teardown.

Yan, Junchi, Xianglong Lyu, Ruoyu Cheng, and Yibo Lin. 2022. "Towards Machine Learning for Placement and Routing in Chip Design: A Methodological Overview." arXivプレプリント arXiv:2202.13564. https://arxiv.org/abs/2202.13564.