Product Updates

日付

著者

Product Updates

Quilterがバイパスコンデンサの自動配置に対応しました

日付

初回公開日

December 10, 2024

シリーズ全体を読む

/ 6

この記事は、Quilterの物理法則に基づくレイアウト自動化を使い、NXP i.MX 8M Mini搭載コンピューターを再現した過程を詳しく紹介するシリーズの一部です。 

Quilterの使命は、企業がより優れた基板を、より速く出荷できるようにすることです。製品開発を遅らせる、煩雑で時間のかかる作業を自動化することで、それを実現します。

デジタル電子回路の設計において、適切なデカップリングを確保するために、数十個、ときには数百個のバイパスコンデンサを配置する作業ほど、骨の折れる仕事は多くありません。

最初のオートルーターが発明されてから約50年がたった今も、設計者はバイパスコンデンサを手作業で配置しています。その時代が終わります!

小さいながらも大きな力を持つ、EDA業界初の機能をお知らせします。
Quilterは、新しいレイアウトジョブでバイパスコンデンサを自動で検出し、関連付け、配置できるようになりました。すべての配置判断を、新しい物理ルールチェックの枠組みで検証します。

コンデンサの手動配置に別れを告げ、より速く、より信頼性の高い設計へ進みましょう。

仕組み

1/ Quilterがバイパスコンデンサを自動検出

入力ファイルをアップロードすると、Quilterがバイパスコンデンサを自動で検出し、どの部品とピンにデカップリングが必要かを判断します。

コンデンサと部品・ピンの対応、静電容量、確認用の操作項目を表示するQuilterのバイパスコンデンサ一覧。

2/ レイアウトジョブを送信

Quilterは、特定したすべてのバイパスコンデンサの配置を最適化します。今回の初回リリースでも、アルゴリズムは次のことを行います。

  • 大電流を引き込む負荷の近くに、小さなコンデンサを戦略的に配置し、インピーダンスを最小化して電力供給を安定させ、電圧降下を防ぎます。
  • バイパスコンデンサの1対多の関係を特定・最適化します。ICとコンデンサ群との関係を把握し、さまざまな周波数で分散したデカップリングを確保します。
  • 電力供給経路全体のインピーダンスを最小化します。配線長とビア数を減らし、デカップリング回路網における寄生成分の影響を抑えます。

3/ レイアウトと物理ルールチェックをレビュー

各レイアウト候補には、すべてのバイパスコンデンサに対する物理ルールチェック(PRCs)が含まれます。割り当てられたピンの近くに適切に配置されていることと、ビアの使用が最小限であることを検証します。

バイア数と割り当てピンからの距離について、バイパスコンデンサが検査に合格したことを示すQuilterのPhysics Rule Checks画面。

ぜひお試しください!

しばらくQuilterを使っていませんか?今こそ、もう一度設計を送信するよい機会です。ここ数か月で、いくつもの注目すべき改善を加えました。

次に欲しい機能を、ぜひお知らせください!

Quilterを実際に試す

Project Speedrunは、自律的なレイアウトの実際の姿と、Quilterが実現する時間短縮を示しました。次は、ご自身のハードウェアでお確かめください。

利用を始める

設計の検証

仕上げが完了したら、最後に確認するのはハードウェアが動作するかどうかです。電源投入時には電気的な不具合の多くが現れます。エンジニアにとって、緊張と期待が入り交じる瞬間です。

第4回に進む

設計の仕上げ

自律的なレイアウトにより、DRCを実施済みの完成した設計が得られます。仕上げは、製造に向けて最終調整するための短い精密な作業です。

第3回に進む

設計のコンパイル

設計の準備ができたら、次はQuilterに引き渡します。従来のワークフローでは、この段階でエンジニアとレイアウト担当者が設計意図を確認します。Quilterはこの打ち合わせを回路理解のプロセスに置き換えます。プロジェクトをアップロードし、制約条件がどう解釈されたかを確認して、ジョブを実行します。

第2回に進む