AI設計コンピューターのクリーンアップ：量産対応ハードウェアに向けたレイアウトの仕上げ（パート3/6）

Project Speedrunは、当社の物理駆動型AIを使って1台の完全なコンピューターをできるだけ速く設計するという挑戦です。本ブログシリーズでは、そのシステムがどのように開発されたか、そしてその背後にあるエンジニアリング上の判断を記録しています。 まずはProject Speedrunの概要と結果をご覧ください。

私たちが完全な組み込みコンピューターを選んだのは、実際のエンジニアリング上のプレッシャーの下で、レイアウトツールのあらゆる部分がその真価を示せるかを評価できるからです。Linuxを起動し、LPDDR4を駆動し、グラフィックスを描画し、音声とカメラのインターフェースを扱うシステムであれば、配線、インピーダンス制御、PDN、高速信号の挙動が許容範囲にあるかどうかが明らかになります。この文脈でi.MX 8M MiniのSOMとベースボードを再構築することで、Quilterがどれだけの作業量を自動化できるかを測定できました。ベースボード238時間、SOM 190時間というベースライン見積もりに対し、設計は27時間の自動レイアウトと、ベースボードでわずか12時間、SOMで26.5時間のクリーンアップで完了しました。 

クリーンアップは、基板が製造に進める状態かどうかを決める最終調整をエンジニアが行う工程です。手作業のフローでは、人がすでに数百時間の配線を行っているため、この工程はわずかです。Quilterでは、AIがレイアウトの大部分を担い、エンジニアは影響の大きい仕上げに集中します。

この文脈におけるクリーンアップの意味

クリーンアップは救済作業ではありません。Quilterが生成した基板はすでに完成度が高く、DRCもクリーンな状態でした。クリーンアップは、設計をエンジニアリングチームの期待、安心できるマージン、パワーインテグリティ上の好みに合わせるための精密な仕上げでした。

クリーンアップ作業の大半は、いくつかのカテゴリーに分類されました。

• ポリゴンのベタ
  Quilterは電源ポリゴンを生成できますが、このプロジェクトでは、チームが安心感のためにより広い銅箔領域を求めました。ポリゴンを拡大するには配線チャネルを空ける必要があることが多く、それによって追加の微小な移動や調整が発生しました。
• 配線長調整
  配線長調整はクリーンアップ時間のかなりの部分を占めました。最大の理由は、Quilterの配線長調整エンジンが（当時）まだビア遅延を考慮していなかったことです。ビアを考慮に入れると伝搬遅延が増加し、配線長調整を手作業でやり直す必要がありました。Quilterの配線長調整エンジンにビアを考慮した遅延モデルを追加することは、今後予定されている改善点の一つです。
• 大電流ネットと電源ネット
  これらのネットでは、Quilterが選んだものよりも広いベタやより保守的な形状をエンジニアが望んだ箇所で、手作業による調整が必要でした。目的は、配電の堅牢性について人間が安心できるレベルに合わせることでした。

救済作業ではなく、エンジニアが主導権を保ち、誰もが安心できるようにするための仕上げの段階です。

ベースボード： 12時間のクリーンアップで238時間の手作業配線を代替（約20倍の改善）

ベースボードのクリーンアップに要したエンジニアリング時間はわずか12時間で、完全な手作業レイアウトで見積もられた238時間とは対照的です。作業の大半は、いくつかの的を絞った部品の移動と銅箔の調整に集中しており、それらが複数の配線層に波及しました。

編集した部品のリストは長く見えますが、変更は主に部品配置と銅箔領域の小さな調整でした。たとえば、インダクターL102をDC-DCコンバーターのすぐ隣に移動するには、クリアランスと配線チャネルを確保し直すために、周囲のいくつかの部品をずらす必要がありました。

層ごとの比較で違いがはっきりとわかります。

• 左がQuilterの出力
• 右がクリーンアップ後のバージョン

すべての層を通じて、結果は全面的な再設計ではなく、ポリゴンの引き締め、配線の直線化、そして電気的・外観的な整然さのための小規模な調整です。

SOM：26.5時間のクリーンアップで190時間の手作業配線を代替（>7倍の改善）

SOMのクリーンアップには26.5時間を要しました。ベースボードよりかなり多いものの、手作業レイアウトで見積もられた190時間のほんの一部にすぎません。

これはSOMの複雑さと一致しています。高密度な配線、LPDDR4インターフェース、eMMC、高速信号、厳しいHDI制約です。

主なクリーンアップ領域は次のとおりです。

• ビア遅延を考慮した配線長調整
  ビア遅延を含めると、調整済みの配線のいくつかが目標を満たさなくなりました。チームはこれらのネットを手作業で再調整しました。
• 電源ポリゴン
  エンジニアは、Quilterが当初生成したものよりも大きな配電用ポリゴンを好みました。これらのベタを拡大するには、スペースを空け、配線をずらし、変更に対応するために小さな領域を再配線する必要がありました。

層ごとの比較で違いがはっきりとわかります。

• 左がQuilterの出力
• 右がクリーンアップ後のバージョン

ベースボードと同様に、これらの編集で大きな構造変更は必要ありませんでした。SOMのレイアウトは基本的にQuilterの出力のままであり、クリーンアップでは銅箔を仕上げ、エンジニアリング上の好みとパワーインテグリティ上の考慮事項に合わせて一部の部品を調整しました。

残る作業はわずか、そして時間の節約は大きい

クリーンアップを失敗の兆候と解釈するのは簡単ですが、その解釈は節約の規模を無視しています。比較すべきは「クリーンアップあり対なし」ではなく、38.5時間対428時間です。クリーンアップは、数か月に及ぶ手作業の配線に取って代わる、少量の的を絞った作業です。

数百時間を手作業の配線に費やす代わりに、エンジニアはほぼ完成した、制約を順守したレイアウトから始め、的を絞った仕上げだけに集中します。 

ベースボードでは、12時間のクリーンアップが推定238時間の手作業配線に取って代わりました。圧縮の度合いが控えめな基板もあれば、1桁も圧縮される基板もあります。

全体として、手作業による428時間の代わりに、わずか27時間の自律実行の後に38.5時間のクリーンアップで済み、1四半期かかるタイムラインが1週間に圧縮されました。

クリーンアップ済みのファイルはこちらからダウンロードできます。