シリーズ全体を読む
この記事は、Quilterの物理法則に基づくレイアウト自動化を使い、NXP i.MX 8M Mini搭載コンピューターを再現した過程を詳しく紹介するシリーズの一部です。
「GPT-6 Astra PCB Design」シリーズ全3回の第3回です。
GPT-6 Astra主導のワークフローで、Project Speedrunの8層システムオンモジュール（SOM）の配線をAltium Designerで完了できるかを検証しました。部品配置と一部のボールグリッドアレイ（BGA）ファンアウトは事前に用意し、AltiumのSitusオートルーターとAuto Routeコマンドは使用禁止としました。テストは当社のシニアテクニカルプログラムマネージャーであるPatrick Poageが、2026年9月29日から10月2日にかけて実施しました。
約62時間の経過時間（APIクレジットの補充待ちの約7時間を含む）で、ワークフローは当初未接続だった857本の接続のうち836本を接続しました。最終的に、必要な1,109本の接続のうち1,088本、つまり98.1%が完了しました。
それでも、レイアウトはテストの受け入れ基準を満たしませんでした。21本の接続が未接続のまま残り、デザインルールで配線が禁止されているグランド層にトラックが通り、インピーダンス要件のあるネットが電源層を通り、設定したDDRタイミングチェックにも不合格でした。
第1回では、Astraのローンチデモが示すPCBレイアウトの実力を取り上げ、第2回では、その後に公開されたAstraのテストを比較しました。これらのテストはいずれも小規模または単純な基板を使っており、DDRメモリ、BGAパッケージ、インピーダンス制御ペアを含む基板を扱ったレポートはありませんでした。本記事では、私たちの実行における開始条件、進捗、残作業、コストを記録します。
主な結果
- 基板。Project Speedrunの8層高密度相互接続（HDI）システムオンモジュールで、NXP i.MX 8M Miniプロセッサ、LPDDR4メモリを搭載し、必要な接続は1,109本です。配置と一部のBGAファンアウトは事前に用意し、実行前の時点で252本の接続が完了していました。
- 構成。GPT-6 AstraがCodexデスクトップアプリからワークフローを主導し、コンピューター操作ツールを介してAltium Designerを操作しました。AltiumのSitusオートルーターとAuto Routeコマンドは使用禁止です。
- 結果。ワークフローは約62時間の経過時間で、当初未接続だった857本の接続のうち836本を接続し、基板は必要な1,109本の接続のうち1,088本（98.1%）が完了した状態になりました。進捗が止まった時点で、Patrickが実行を停止しました。
- うまくいったこと。夜間も監視なしで動き続け、編集が保存されていることを確認し、Altiumのレポートで接続状況を追跡し、64件のコミットを作成しました。また、銅ベタによって分断された電源ネットを検出し、保存前に修復しました。
- 未解決の課題。21本の接続が未接続のまま残り、DDR配線は設定した遅延、スキュー、非結合長のルールに不合格でした。さらに、デザインルールで許可されていないグランド層に1,555本のトラックセグメントがあり、電源層にもインピーダンス要件のあるネットのセグメントが1,058本ありました。
- コスト。Patrickの集計で約2,900ドルです。内訳は、セットアップとツール作成に約400ドル、実行のトークン代に約2,500ドルです。
今回のテスト：Altium Designerで扱うDDR搭載の8層SOM
対象の基板は、Project Speedrunのシステムオンモジュール（SOM）です。NXP i.MX 8M Mini BGA、LPDDR4メモリ、eMMCストレージを搭載した8層のHDI基板です。このコンピューターはすでにQuilterで設計して製作し、実ワークロードで稼働させており、Linux、ギガビットイーサネット、1080pのカメラからディスプレイへのパイプライン、ハードウェアアクセラレーションによる動画デコード、ブラウザゲームが動作しています。そのため、同じ基板について動作実績のある参照レイアウトが手元にありました。
開始時のファイルには部品228点、ネット321本、必要な接続1,109本がありました。配置と一部のBGAファンアウトは事前に用意され、252本の接続はすでに完了していました。ワークフローが配線すべき未接続の接続は857本です。
AstraはAmazon EC2上で常時稼働するWindows仮想マシンのCodexデスクトップアプリで動作し、同じマシンにインストールしたAltium Designerをコンピューター操作ツールで操作しました。仮想マシンは数日にわたる実行の間ずっと稼働し続け、Patrickは介入が必要なときにリモートデスクトップで接続しました。この実行は、1回のプロンプトで済むものではありませんでした。PatrickはAstraと一緒にセットアップを決め、Astraは何かを配線する前に、約4時間と約400ドルのAPI利用料をかけてAltiumの操作方法を計画し、次のような独自のツールを作成しました。
- 基板の完全なインベントリをエクスポートし、すべての変更を実ファイルと照合できるようにするスクリプト
- トラックとビアを追加したあとAltiumから読み戻し、編集が反映されたことを確認する保護付きヘルパー
- Altiumの画面を5分ごとにキャプチャし、チーム向けのライブダッシュボードに送るレコーダー
ルールは982行のプロンプトで定めました。プロンプトを編集した公開版は当社のGitHubリポジトリにあります。部品位置、デザインルール、スタックアップ、既存の銅箔は固定とし、AltiumのSitusオートルーターとすべてのAuto Routeコマンドは使用禁止としました。NextPCBのKiCadテストでは、AstraはFreeroutingオートルーターを使っていました（第2回）。今回は、上記のヘルパーを使ったスクリプトによるトラックとビアの編集と、Altiumの対話型ツールで未接続の接続を配線しました。Patrickは実行時間の目標を18時間に設定しました。これは、Project Speedrunでこの基板のレイアウトジョブにQuilterがかけた15時間とおおむね同程度です。この目標は厳密な上限ではなく目安で、Astraが接続を進めている間は目標を超えても実行を続けました。最終的にAstraは、Altium、コード、Gitを管理するコントローラー、ダッシュボードを最新に保つステータスエージェント、電気的な問題と根拠を確認する2つのレビューエージェントからなる小さなチームを自ら統括していました。作業はGitブランチにコミットし、コミット数は合計64件です。
実行の監視方法
Astraは配線を始める前に、独自の監視の仕組みを作りました。レコーダーの出力は仮想マシン上で動くライブダッシュボードに送られ、増えていくタイムラプス、5分ごとのキャプチャ時点でAstraが何をしていたかのメモ、ライブログ、実行がまだ動いているかを示すハートビートが表示されました。Astraは作業しながらコード、進捗メモ、ログをGitブランチにコミットし、PatrickはAPIの支出を随時記録しました。本記事のタイムライン、グラフ、コストの数値は、これらの記録に基づいています。プロンプト、Astraの最終レポート、Astraが書いたスクリプト、入力と最終のAltiumプロジェクトは、同じ公開GitHubリポジトリにあります。
接続数の数え方
本記事の接続数は、実行中の基板インベントリのエクスポートと、Altiumの最終DRCに基づいています。最終時点でインベントリは1,089本の接続完了を示しましたが、最終DRCでSD2_DATA0にもう1本の未接続が見つかったため、少ない方の1,088本を報告しています。AltiumのDRCは未配線の検出項目を未接続の接続とは別の方法で数えており、開始時に869件、終了時に33件で、どちらの時点でも未接続の接続数より12件多くなっていました。
GPT-6 Astraの実行は62時間でどう進んだか
ワークフローは、Patrickが実行を停止するまでに857本の未接続のうち836本を接続しました。進捗の大半は初日に集中し、最初の5時間は1時間あたり約48本、最後の12時間は1時間あたり約1本まで減速しました。図1は、9月30日04:33 UTCに本実行が始まってからの経過時間ごとに、完了した必要な接続の総数を示しています（実行前に完了していた252本を含む）。データは実行ログ、Astraのコミットメッセージ、Astraの最終レポートに基づき、最終値はAstraの最終DRCによる控えめな数値です。Astra自身のインベントリでは1,089本でした。
図2は、実行開始から約3時間後と、62時間目に実行を停止した時点のトップ層（L1）です。細い直線はラッツネストで、Altiumがまだ未配線として表示していた接続です。どちらのスクリーンショットも、Altiumの画面を5分ごとにキャプチャした実行レコーダーによるものです。停止時点で21本の接続が未接続のまま残り、層とタイミングの要件も満たしていませんでした。
- 0時間目、9月30日04:33 UTC。982行のプロンプトと、手を加えていない基板のコピーから本実行が始まります。
- 1時間目。Astraが最初に承認されたチェックポイントを保存します。電源管理ICの8本の接続で、Altiumでの保存、クローズ、再オープン後に確認済みです。初期のDDRの試みはクリアランス違反を生むため、Astraはそれを破棄して先に進みます。
- 5〜13時間目。AstraがAPIクレジットを使い切り、約7時間停止します。Patrickはリモートデスクトップ経由でAltiumのライセンスも復旧する必要がありました。
- 13〜18時間目。最も速く接続を進めたのは銅ベタでした。1つの電源ポリゴンで一度に42本の接続が完了し、さらに5つの電源・グランドポリゴンで42本が完了します。
- 10月1日にかけての夜間。Astraは監視なしで作業を続け、22:36から08:01 UTCまでの間に13件のチェックポイントをコミットします。
- 10月1日と10月2日の午前。新しい配線のたびに、Astraが以前に配置したトラックを削除して引き直す必要があるため、進捗は1バッチあたり1〜4本に減速します。
- 10月2日。11:28から17:04 UTCまでの間にAstraが接続したのは1本だけで、ライセンスも再び切れます。Patrickは18:36 UTC頃に実行を停止します。Astraは5時間以上で1本しか接続しておらず、私たちが観察した限り、実行は行き詰まり、これ以上は進まない状態でした。Astraは最終DRCを実行し、基板を保存して、最終レポートを作成します。
このタイムラプスは、実行レコーダーが5分ごとにキャプチャしたAltiumの画面を、最初のキャプチャから62時間目まで毎秒4フレームで再生したものです。APIクレジット切れで実行が止まっていた約7時間はスキップしています。
図3は、10月2日の朝、52時間目のi.MX 8M Mini右端付近のトップ層です。表示されているネット名は、イーサネット（ENET）、SD（SD1〜SD3）、QSPI、オーディオ（SAI）の各インターフェースのものです。1〜8のラベルが付いたパッドはスルービアです。
Astraは、各バッチの編集が保存されていることを確認し、Altiumのレポートで接続状況を追跡してからバッチをカウントしました。チェックポイントごとにプロジェクト全体を保存してハッシュで検証し（最後は113番）、改善と並べて後退も記録しました。受け入れチェック全体は最後まで行いませんでした。銅ベタが完了済みの電源ネットを分断したときには、その分断を検出してバッチをカウントせず、保存前にネットを修復しました。また、Windowsのファイルロックでレコーダーが壊れた際には自ら修正し、チェックポイントでドライブの空き容量が減った際にはディスク領域を解放しました。
レイアウトが受け入れチェックに不合格だった理由
Astraの最終レポートは、基板が「未完成であり、電気的・製造上の受け入れ基準を満たしていない」と述べ、次の課題を挙げています。
- 未接続の接続。実行停止時点で、必要な接続のうち21本がDSI、CSI、PCIe、USB、SD・eMMC、SAIの各インターフェースにわたって未接続のまま残りました。そのうちいくつかは差動ペアの片側であるため、配線された状態ではこれらのインターフェースは不完全です。
- プレーン層への配線。デザインルールでは、グランド層（L2、L4、L7）への配線を禁止し、インピーダンス要件のあるネットを電源層（L5、L6）から外しています。最終的な基板には、グランド層に1,555本のトラックセグメントがあり、電源層にもインピーダンス要件のあるネットのセグメントが1,058本ありました。Astraは後で整理する予定でしたが、その前に実行が停止しました。
- DDRタイミング。すべてのDDRネットは接続されていますが、プロジェクトで設定したDDRルールでは、遅延、ペア内マッチング、非結合長のチェックに不合格です。4本のクロック・ストローブ導体が200 psの遅延上限を超え、最大346 psに達しています。ペア内スキューの最悪値は1 psの上限に対して120 psで、6組すべてのDDRクロック・ストローブペアが100 milの非結合長の上限を超えています。
- DRC検出項目。最終的なネイティブDRCの検出項目は3,569件で、元の基板で記録された4,320件から減りました。未配線の検出項目が869件から33件に減ったため、それ以外のカテゴリーの合計は3,451件から3,536件に増えています。一部のタイミングチェックは実行中に有効化されたため、2つの合計は異なるチェック設定のもとで記録されたもので、厳密な前後比較ではありません。最終レポートは、3 milルールを下回るクリアランス違反6件、基板端の違反7件、差動ペアの検出項目59件、等長の検出項目84件、遅延の検出項目4件を、この実行の配線によるものとしています。
図4は、Astraが43〜45時間目に1層ずつ表示した全8層です。この設計では、L1、L3、L8に信号を通し、L2、L4、L7をグランド用に確保し、インピーダンス制御が必要な信号を電源層のL5とL6から外しています。グランド層と電源層のトラックは、銅ベタに刻まれた線や暗いクリアランスの溝として表れています。
9月30日の夜以降、実行は接続を完了させることを優先し、DRC全体とDDRの調整を後回しにしました。Astra自身のレポートによると、最後に行った全体チェックで、ローカルな事前確認では見落としていた問題が明らかになり、残る電気的な作業は「21本の未接続が示すよりもはるかに大きい」としています。
GPT-6 Astraの実行にかかった時間とコスト
OpenAIが公表しているGPT-6 AstraのAPI価格は、入力トークン100万あたり10ドル、出力トークン100万あたり50ドルです。PatrickはAPIの支出を実行中に記録しました。その他の数値は、Astraの実行記録と最終レポートに基づいています。いずれも未完了の実行を示すもので、62時間はPatrickが停止するまでの経過時間です。APIの支出には人件費が含まれないため、人の作業時間は別に記載しています。また、どちらにもレイアウトにまだ必要な後処理は含まれていません。
項目 | 値 |
本実行前のセットアップとツール作成 | 約400ドル |
本実行の経過時間 | 約62時間（9月30日04:33 UTCから10月2日18:36 UTCまで）。APIクレジット切れの約7時間と、2回のAltiumライセンス切れを含む |
完了した必要な接続 | 1,109本中1,088本（98.1%）。開始時は252本 |
当初未接続だった接続のうち完了したもの | 857本中836本（97.5%） |
終了時点の基板上の銅箔 | トラック9,724本とビア995個（開始時は2,825本と372個） |
Astraによるコミット | 64 |
タイムラプス | キャプチャ663枚（5分ごとに1枚）。公開動画では632枚を使用 |
本実行のAPI支出 | Patrickの集計で約2,500ドル。セットアップを含めた合計は約2,900ドル |
人によるセットアップ、監視、運用上の復旧 | 約6時間（セットアップ、監視、Altiumライセンスの復旧を含む） |
残っているレイアウトの後処理 | テストの対象外 |
同じ基板でのGPT-6 AstraとQuilterの比較
私たちはProject Speedrunで同じSOMをQuilterでレイアウトし、製作して実ワークロードで稼働させました。どちらの実行も、同じ固定配置と、人が行った一部のBGAファンアウトから始めているため、この基板では、レイアウトツールを操作する汎用モデルと、レイアウトのために作られた物理駆動型AIを比較できます。
2つの実行は、まったく同じ条件で設定されたわけではありません。QuilterのジョブはSierra Circuitsが製造できる2 milのトレース幅とスペースを使用し、Astraの実行は入力ファイルにあった3 milのクリアランスルールを維持しました。また、Quilterの結果は、毎晩の実行で得た複数の候補から選んだものです。表には、各実行がそれぞれのルールのもとで記録した結果を示しています。
GPT-6 Astra（今回のテスト） | Quilter（Project Speedrun） | |
開始時点 | 固定配置と、人が行った一部のBGAファンアウト | 固定配置と、人が行った一部のBGAファンアウト |
アプローチ | 1つの基板候補を、配線の進行に合わせてバッチ単位で編集・修正 | 複数のレイアウト候補から、エンジニアが1つを選択 |
配線ルール | 3 milのクリアランス（入力ファイルのデザインルール） | 2 milのトレース幅とスペース。元の人による設計で達成した約3.2 milより細い |
実行時間 | 18時間の目標に対し経過時間で約62時間。進捗が止まった時点で停止 | 15時間 |
終了時点の配線 | 必要な接続の98.1%。21本が未接続 | 配線完了率98.7% |
デザインルール | ルールで禁止されたグランド層と電源層にトラックあり。DRC不合格 | DRCエラーなしと報告 |
DDRの等長配線 | 最後まで後回しにし、設定した遅延、マッチング、非結合長のルールに不合格 | 実行中に等長化。エンジンがまだモデル化していなかったビア遅延は後処理で補正 |
製作と稼働 | なし | あり：Sierra Circuitsが製造し、実ワークロードで稼働 |
利用コスト | API利用料約2,900ドル（セットアップ約400ドルを含む） | トークン費用なし。未配線ピン数に基づくプロジェクト単位の価格で、反復は無制限 |
配線完了率は最終的に近い値になりましたが、実行を停止した時点での2つのレイアウトの状態は大きく異なっていました。Quilterのレイアウトは等長化され、DRCエラーなしと報告されており、製造に回す前に26.5時間の後処理が必要でした。一方、Astraのレイアウトには、21本の未接続、グランドと電源用に確保された層への配線、タイミングルールに不合格のDDR配線が残っており、Astra自身の最終レポートはこれを「大きな後処理の負担」と呼んでいます。このテストは、Astraが独力でどこまで配線を進められるかを確かめるためのもので、結果を製造可能な完成基板に仕上げることは、もともと実験の範囲外でした。Patrickは、基板の一部をやり直す必要があるため完成までに数週間かかると見積もっており、私たちはその時間に見合う結果にはならないと考えています。
2つのツールは仕組みが異なります。Astraはインターフェースを通じてAltiumを操作する汎用モデルで、配線を始める前に、Altiumを制御するスクリプトの計画と作成に約4時間を要しました。基板の1つのコピーに対してバッチ単位で作業し、基板が埋まるにつれて、新しい配線のたびに以前配置したトラックを削除して引き直す必要が生じました。そのため進捗は1時間あたり約1本まで落ち、最終的には完全に止まりました。一方、QuilterはPCBレイアウト専用に設計された物理駆動型AIです。配線、等長化、電源ベタを自ら処理し、エンジニアが選べる複数のレイアウト候補を生成し、すべての候補を物理ルールと、差動ペア、等長配線、グランドプレーン、バイパスコンデンサ配置に関する幾何学的チェックで検証します。さらに、追跡すべきトークン費用もありません。Quilterの価格は未配線ピン数に基づくプロジェクト単位で、反復を増やしても追加費用はかかりません。
GPT-6 Astraの実行で答える、レイアウトレビューの5つの質問
第2回では、公開されたAstraのテストを比較するために、これら5つの設計レビューの質問を使いました。今回の実行についての答えは次のとおりです。
- 開始時点はどうだったか？配置と一部のBGAファンアウトを用意したSpeedrunのSOM。1,109本中252本の接続が完了済みで、スタックアップとデザインルール一式、982行のプロンプトがありました。
- モデルはどのツールを使えたか？Windows仮想マシン上のCodexデスクトップアプリから、コンピューター操作ツールとAstraが書いたスクリプトで操作するAltium Designer。ステータス管理とレビュー用の補助エージェントも使いました。AltiumのSitusオートルーターとAuto Routeコマンドは使用禁止です。
- 何を検証したか？基板の既存ルールによるAltiumのネイティブDRCを、最後に全体で実行しました。プロンプトでデザインルールを固定し、無効にしたチェックはありませんが、一部のタイミングチェックは途中で有効化しました。インピーダンスとリターンパスのチェックは実行の対象外で、基板は製造していません。
- 人の作業はどれくらい必要だったか？Altiumライセンスの復旧を含め、セットアップ、監視、運用上の復旧に約6時間です。レイアウトの後処理はテストの対象外です。
- 第三者が確認・再現できるか？プロンプト、入力と最終の設計ファイル、Astraの最終レポート、Astraが書いたスクリプトは、公開GitHubリポジトリにあります。これは1枚の基板での1回の実行です。1回の実行だけでは、このワークフローに通常どれだけ時間がかかるのか、時間を増やしたり設定を変えたりすればどこまで到達できるのかはわかりません。
Altium DesignerでのAstraテストがAI PCBレイアウトに意味すること
この実行では、テストの受け入れ基準を満たすレイアウトはできませんでした。Astraは接続の完了を優先し、層の整理、DRC全体、DDRの調整を後回しにしました。Astra自身のレポートは、これを「大きな後処理の負担」と呼んでいます。その結果、最終的な接続率は、残っている設計作業の量を過小に示すことになりました。接続率98.1%の時点でも、基板には不完全なインターフェース、禁止された層への配線、満たされていないDDRルールが残っていました。高密度な基板では、ネットをつなぐことと要件を満たすことは別の作業であり、完了率だけでは後者を測れません。
これらの結果は、上記の構成で2026年9月29日から10月2日にかけて私たちが実行したGPT-6 Astraに当てはまるものです。第2回では、Astraのローンチ以降にリリースされた他のモデルと、それらを使って他のECADツールで行われたPCBテストを取り上げています。
Astraに限らず、どのLLMも、プロフェッショナルレベルのPCB設計に使うのはまだ現実的ではないと私たちは考えています。それでも、汎用モデルがプロ向けの電子設計自動化（EDA）ツールをインターフェース経由で3日近く操作し、自らの補助エージェントを統括し、すべての変更を記録したのは事実です。総じて、Astraは私たちの予想を上回る結果を出しました。
ハーネスとドメインの文脈を持たないLLMが、機能するPCBの設計を担えるとは考えていませんが（第1回を参照）、より大きなソリューションの一部にはなり得ます。汎用AIエージェントはエンジニアリングソフトウェアを操作できるようになりつつありますが、専門分野で最も良い結果を出しているのは、依然として1つの仕事のために作られたシステムです。PCBレイアウトで言えば、汎用モデルがインターフェースとオーケストレーターを担い、物理に基づくエンジンがレイアウトを生成・検証し、エンジニアがレビューして承認するという形です。
Astraのローンチによって、PCBレイアウトはいつもよりはるかに多くの人の目に触れました。これはPCBレイアウトに携わるすべての人にとって良いニュースです。Quilterがこの同じ基板をどう扱ったかを知りたい方は、Project Speedrunの設計ファイルをダウンロードするか、お手持ちの基板でAI PCB設計を試すか、Quilterのエンジニアにご相談ください。
よくあるご質問
Altium DesignerでGPT-6 Astraをテストした例はありますか？
はい。私たちは2026年9月30日から10月2日にかけて、QuilterのProject Speedrunの8層システムオンモジュールを対象に、Altium DesignerでGPT-6 Astraを実行しました。AstraはWindows仮想マシン上のCodexデスクトップアプリから作業し、コンピューター操作ツールと自ら書いたスクリプトでAltiumを操作しました。AltiumのSitusオートルーターとAuto Routeコマンドは使用禁止です。約62時間の経過時間の後、必要な1,109本の接続のうち1,088本が完了しましたが、レイアウトは依然としてDDRタイミングルールに不合格で、グランド層と電源層にトラックが残っていました。私たちが確認したほかの公開Astraテストは、KiCadまたはEasyEDA Proを使っていました。
GPT-6 AstraとQuilterを比べるとどうですか？
どちらのワークフローも、Project Speedrunのシステムオンモジュールで、同じ固定配置と一部のBGAファンアウトから実行されています。Quilterが選んだ15時間のジョブは、2 milのトレース幅とスペースで配線完了率98.7%に達し、等長化と電源ベタも実行中に処理しました。そのレイアウトは26.5時間の後処理を経て製造され、実ワークロードで稼働しています。Astra主導のワークフローは、約62時間の経過時間で当初未接続だった857本のうち836本を接続し、基板を1,109本中1,088本の完了まで進めましたが、レイアウトは依然としてDDRタイミングルールに不合格で、グランド層と電源層にトラックが残っていました。Astraの実行にはAPI利用料が約2,900ドルかかった一方、Quilterは未配線ピン数に基づくプロジェクト単位の価格のため、トークン費用はかかりません。
AltiumでのルーティングテストでGPT-6 Astraはどこまで完了しましたか？
Astra主導のワークフローは、固定配置と一部のBGAファンアウトを持つ8層システムオンモジュールで、開始時に未接続だった857本の接続のうち836本を接続しました。AltiumのSitusオートルーターとAuto Routeコマンドを禁止した状態で、約62時間の経過時間に、基板の完了済みの必要な接続は1,109本中252本から1,088本（98.1%）になりました。実行停止時点で、21本の接続が未接続のまま残りました。
最終的な基板は所定のチェックに合格しましたか？
いいえ。実行停止時点で、21本の接続が未接続で、デザインルールで配線が禁止されているグランド層にトラックが通り、インピーダンス要件のあるネットが電源層を通り、レイアウトは設定したDDRの遅延、マッチング、非結合長のルールに不合格でした。Astraの最終レポートは、基板が「未完成であり、電気的・製造上の受け入れ基準を満たしていない」と述べています。
GPT-6 Astraのルーティングテストにかかった費用はいくらですか？
Patrick Poageの集計でAPI利用料は約2,900ドルです。内訳は、セットアップとツール作成に約400ドル、本実行に約2,500ドルです。OpenAIが公表しているAstraのAPI価格は、入力トークン100万あたり10ドル、出力トークン100万あたり50ドルです。この金額には、約6時間の人によるセットアップと監視、およびレイアウトにまだ必要な後処理は含まれていません。
Altiumでのルーティングテストはどれくらいの時間かかりましたか？
本実行は9月30日04:33 UTCから10月2日18:36 UTCまで、経過時間で約62時間続き、レイアウトが受け入れ基準を満たす前に停止しました。この時間には、APIクレジット切れで止まっていた約7時間と、2回のAltiumライセンス切れが含まれます。本実行の前に約4時間のツール作成があり、テスト全体では人によるセットアップ、監視、復旧に約6時間かかりました。
LPDDR4の配線はタイミング要件を満たしましたか？
いいえ。すべてのDDRネットは接続されましたが、プロジェクトで設定したルールでは、4本のクロック・ストローブ導体が200 psの遅延上限を超え、ペア内スキューは1 psの上限に対して120 psに達し、6組すべてのクロック・ストローブペアが100 milの非結合長の上限を超えていました。DDR配線には修正とタイミング検証が必要です。
LLMとAI PCB設計ソフトウェアの違いは何ですか？
GPT-6 Astraのような汎用LLMは、PCB設計ソフトウェアをそのインターフェースを通じて操作します。このテストでは、AstraはAltiumを制御するスクリプトの作成に約4時間を要し、その後、1つの基板候補をバッチ単位で編集し、DDRの調整とDRC全体を最後まで後回しにしました。QuilterのようなAI PCB設計ソフトウェアは、レイアウトそのものを生成します。配線、等長化、電源ベタを処理し、エンジニアが選べる複数のレイアウト候補を生成し、すべての候補を物理ルールと、差動ペア、等長配線、グランドプレーン、バイパスコンデンサ配置に関する幾何学的チェックで検証します。Astraの実行にはAPI利用料が約2,900ドルかかった一方、Quilterは未配線ピン数に基づくプロジェクト単位の価格で、トークン費用はかかりません。
関連記事
- 第1回：LLMはPCBを設計できるのか：GPT-6 AstraとAIによるPCBレイアウト自動化
- 第2回：FreeroutingからDRCまで：GPT-6 Astraの公開PCBテスト8件
- Project Speedrun：Astraに配線させたシステムオンモジュールを搭載したコンピューター
- GitHubリポジトリ：今回の実行のプロンプト、設計ファイル、最終レポートを掲載
- 用語集：DDRルーティング · BGAファンアウト · Altium Designer · インピーダンス制御PCB · 差動ペア
参考文献
Nesterenko, Sergiy. 2025a.「Cleaning Up an AI-Designed Computer: Refining the Layout for Production-Ready Hardware (Part 3/6)」Quilter、2025年12月9日。
https://www.quilter.ai/blog/cleaning-up-an-ai-designed-computer
Nesterenko, Sergiy. 2025b.「Compiling an AI-Designed Computer: Quilter Converts Constraints Into Layout (Part 2/6)」Quilter、2025年12月9日。
https://www.quilter.ai/blog/compiling-an-ai-designed-computer
Nesterenko, Sergiy. 2025c.「Validating an AI-Designed Computer: Running Under Real Workloads (Part 4/6)」Quilter、2025年12月9日。
https://www.quilter.ai/blog/validating-an-ai-designed-computer-running-under-real-workloads
OpenAI. 2026.「GPT-6 Astra: A New Generation of Intelligence」2026年10月7日閲覧。
https://openai.com/index/gpt-6-astra/
Quilter. 2026a.「Can LLMs Design PCBs? GPT-6 Astra and AI PCB Layout Automation」2026年9月8日。
https://www.quilter.ai/blog/llm-pcb-layout-gpt-6-astra
Quilter. 2026b.「From Freerouting to DRC: Eight Public GPT-6 Astra PCB Tests」2026年10月27日。
https://www.quilter.ai/blog/gpt-6-astra-pcb-test-results
Quilter. 2026c.「The PCB Autorouter Was the Right Idea. Completion Rate Was the Wrong Target.」2026年6月3日。
https://www.quilter.ai/blog/pcb-autorouter-was-the-right-idea
Quilter. 2026d.「GPT-6 Astra PCB Routing Test: 62 Hours in Altium」GitHubリポジトリ、2026年10月29日。
https://github.com/quilterai/gpt-6-astra-altium-pcb-routing-test
Quilter. n.d.「Pricing」2026年10月21日閲覧。
https://www.quilter.ai/pricing
Zheng, Carmen. 2026.「Can GPT-6 Astra Automate PCB Routing? Don't Panic, AI Isn't Replacing PCB Designers Yet」NextPCB、2026年9月。
https://www.nextpcb.com/blog/gpt-6-astra-kicad-pcb-routing-test
