GPT-6 Astra in Altium: 62 Stunden an einer 8-Lagen-Leiterplatte

Teil 3 von 3 unserer Serie „GPT-6 Astra PCB Design“.

Wir haben getestet, ob ein von GPT-6 Astra geführter Workflow das Routing des 8-Lagen-System-on-Module (SOM) aus Project Speedrun in Altium Designer abschließen kann. Die Bauteilplatzierung und ein teilweises Ball-Grid-Array-Fanout (BGA-Fanout) waren vorgegeben, und der Situs-Autorouter sowie die Auto-Route-Befehle von Altium waren verboten. Patrick Poage, unser Senior Technical Program Manager, führte den Test vom 29. September bis 2. Oktober 2026 durch.

In rund 62 Stunden Laufzeit, davon etwa 7 Stunden Warten auf API-Guthaben, schloss der Workflow 836 der 857 anfangs offenen Verbindungen. Am Ende waren 1.088 der 1.109 erforderlichen Verbindungen hergestellt, also 98,1 %.

Das Layout erfüllte die Abnahmekriterien des Tests trotzdem nicht. 21 Verbindungen blieben offen, Leiterbahnen verliefen auf Masselagen, auf denen die Designregeln kein Routing erlauben, Netze mit Impedanzanforderungen verliefen auf Versorgungslagen, und die konfigurierten DDR-Timing-Prüfungen schlugen fehl.

Teil 1 hat untersucht, was die Launch-Demo von Astra über das PCB-Layout zeigt, und Teil 2 hat die darauf folgenden öffentlichen Astra-Tests verglichen. Diese Tests nutzten kleine oder einfache Leiterplatten, und keiner der Berichte beschrieb eine Leiterplatte mit DDR-Speicher, einem BGA-Gehäuse oder impedanzkontrollierten Paaren. Dieser Beitrag dokumentiert die Ausgangsbedingungen, den Fortschritt, die verbleibende Arbeit und die Kosten unseres Laufs.

Die wichtigsten Ergebnisse

• Leiterplatte. Das 8-Lagen-System-on-Module mit hoher Verdrahtungsdichte (HDI) aus Project Speedrun hat einen NXP-i.MX-8M-Mini-Prozessor, LPDDR4-Speicher und 1.109 erforderliche Verbindungen. Platzierung und teilweises BGA-Fanout waren vorgegeben, und 252 Verbindungen waren vor dem Lauf bereits hergestellt.
• Aufbau. GPT-6 Astra steuerte den Workflow aus der Codex-Desktop-App und bediente Altium Designer über Computer-Use-Werkzeuge. Der Situs-Autorouter und die Auto-Route-Befehle von Altium waren verboten.
• Ergebnis. Der Workflow schloss in rund 62 Stunden Laufzeit 836 der 857 anfangs offenen Verbindungen und brachte die Leiterplatte auf 1.088 von 1.109 erforderlichen Verbindungen (98,1 %). Patrick brach den Lauf ab, als der Fortschritt zum Stillstand kam.
• Was funktionierte. Der Lauf arbeitete über Nacht ohne Aufsicht, prüfte, ob seine Änderungen erhalten blieben, verfolgte die Konnektivität über die Berichte von Altium und erstellte 64 Commits. Außerdem erkannte er ein Versorgungsnetz, das eine Kupferfläche aufgetrennt hatte, und reparierte es vor dem Speichern.
• Noch offen. 21 Verbindungen blieben offen, und das DDR-Routing verletzte die konfigurierten Regeln für Laufzeit, Skew und ungekoppelte Länge. Außerdem hatte die Leiterplatte 1.555 Leiterbahnsegmente auf Masselagen und 1.058 Segmente von Netzen mit Impedanzanforderungen auf Versorgungslagen, wo die Designregeln sie nicht zulassen.
• Kosten. Rund 2.900 US-Dollar nach Patricks Rechnung: etwa 400 US-Dollar für Einrichtung und Werkzeugbau und etwa 2.500 US-Dollar an Tokens für den Lauf.

Unser Test: ein 8-Lagen-SOM mit DDR in Altium Designer

Die Leiterplatte war das System-on-Module (SOM) aus Project Speedrun: eine 8-Lagen-HDI-Leiterplatte mit einem NXP-i.MX-8M-Mini-BGA, LPDDR4-Speicher und eMMC-Speicher. Wir hatten diesen Computer bereits mit Quilter entworfen, gebaut und unter realen Lasten betrieben, unter anderem mit Linux, Gigabit-Ethernet, einer 1080p-Pipeline von der Kamera zum Display, hardwarebeschleunigter Videodekodierung und Browser-Gaming. Damit hatten wir ein funktionierendes Referenzlayout für dieselbe Leiterplatte.

Die Ausgangsdatei hatte 228 Bauteile, 321 Netze und 1.109 erforderliche Verbindungen. Platzierung und teilweises BGA-Fanout waren vorgegeben, und 252 Verbindungen waren bereits hergestellt. Damit blieben 857 offene Verbindungen, die der Workflow routen sollte.

Astra lief in der Codex-Desktop-App auf einer dauerhaft laufenden virtuellen Windows-Maschine in Amazon EC2, auf der auch Altium Designer installiert war, und bediente Altium über Computer-Use-Werkzeuge. Die virtuelle Maschine lief während des gesamten mehrtägigen Laufs, und Patrick griff per Remotedesktop darauf zu, wenn er eingreifen musste. Der Lauf war kein einzelner Prompt. Patrick legte den Aufbau gemeinsam mit Astra fest, und bevor Astra irgendetwas routete, verbrachte das Modell etwa 4 Stunden und rund 400 US-Dollar an API-Nutzung damit, die Bedienung von Altium zu planen und eigene Werkzeuge zu bauen:

• Skripte, die ein vollständiges Inventar der Leiterplatte exportieren, damit sich jede Änderung an der echten Datei prüfen lässt
• Abgesicherte Hilfsfunktionen, die Leiterbahnen und Vias hinzufügen und sie anschließend aus Altium zurücklesen, um zu bestätigen, dass die Änderung wirksam wurde
• Ein Rekorder, der alle 5 Minuten das Altium-Fenster aufzeichnete und ein Live-Dashboard für das Team speiste

Ein Prompt mit 982 Zeilen legte die Regeln fest. Eine bearbeitete öffentliche Fassung des Prompts liegt in unserem GitHub-Repository. Bauteilpositionen, Designregeln, Lagenaufbau und vorhandenes Kupfer durften nicht verändert werden, und der Situs-Autorouter sowie jeder Auto-Route-Befehl von Altium waren verboten. Im KiCad-Test von NextPCB nutzte Astra den Autorouter Freerouting (Teil 2). Hier routete Astra die offenen Verbindungen mit skriptgesteuerten Änderungen an Leiterbahnen und Vias über die oben genannten Hilfsfunktionen sowie mit den interaktiven Werkzeugen von Altium. Patrick setzte für den Lauf ein Ziel von 18 Stunden, ungefähr vergleichbar mit der Zeit, die Quilter für Project Speedrun an dieser Leiterplatte brauchte, wo der Layout-Job 15 Stunden lief. Das Ziel war eine Richtgröße und keine harte Grenze, und der Lauf ging darüber hinaus weiter, solange Astra noch Verbindungen schloss. Am Ende koordinierte Astra ein eigenes kleines Team: einen Controller, der für Altium, den Code und Git zuständig war, einen Status-Agenten, der das Dashboard aktuell hielt, und zwei Review-Agenten, die elektrische Fragen und Belegfragen prüften. Astra committete die eigene Arbeit in einen Git-Branch, insgesamt 64 Commits.

Wie wir den Lauf überwacht haben

Astra baute die eigene Überwachung, bevor es mit dem Routing begann. Der Rekorder speiste ein Live-Dashboard, das auf der virtuellen Maschine lief und den wachsenden Zeitraffer, Astras Notizen zu seiner Tätigkeit bei jeder 5-Minuten-Aufnahme, Live-Logs und einen Heartbeat zeigte, an dem man sah, ob der Lauf noch aktiv war. Astra committete außerdem Code, Fortschrittsnotizen und Logs während der Arbeit in einen Git-Branch, und Patrick verfolgte die API-Ausgaben laufend. Diese Aufzeichnungen sind die Quelle für die Zeitleiste, das Diagramm und die Kostenangaben in diesem Beitrag. Der Prompt, Astras Abschlussbericht, die von Astra geschriebenen Skripte sowie die Ausgangs- und Endprojekte in Altium liegen im selben öffentlichen GitHub-Repository.

Wie wir die Verbindungen gezählt haben

Die Verbindungszahlen in diesem Beitrag stammen aus den Inventarexporten der Leiterplatte während des Laufs und aus der abschließenden DRC von Altium. Am Ende zeigte das Inventar 1.089 hergestellte Verbindungen, und die abschließende DRC fand eine weitere offene Verbindung an SD2_DATA0, deshalb geben wir den niedrigeren Wert an, 1.088. Die DRC von Altium meldet Unrouted-Befunde, die sie anders zählt als offene Verbindungen: zu Beginn 869 und am Ende 33, zu beiden Zeitpunkten 12 mehr als die Zahl der offenen Verbindungen.

Wie sich der GPT-6-Astra-Lauf über 62 Stunden entwickelte

Der Workflow schloss 836 der 857 offenen Verbindungen, bevor Patrick den Lauf abbrach. Der größte Teil dieses Fortschritts fiel auf den ersten Tag: etwa 48 Verbindungen pro Stunde in den ersten 5 Stunden, in den letzten 12 Stunden nur noch etwa eine pro Stunde. Abbildung 1 zählt alle hergestellten erforderlichen Verbindungen nach Stunden seit dem Start des vollständigen Laufs am 30. September um 04:33 UTC, einschließlich der 252, die vor dem Lauf hergestellt waren. Die Daten stammen aus dem Lauf-Log, Astras Commit-Nachrichten und Astras Abschlussbericht, und der Endwert ist die konservative Zahl aus Astras abschließender DRC; Astras eigenes Inventar zeigte 1.089.

Abbildung 2 zeigt die oberste Lage (L1) etwa 3 Stunden nach Beginn des Laufs und beim Abbruch in Stunde 62. Die dünnen geraden Linien sind das Ratsnest, also die Verbindungen, die Altium noch als ungeroutet anzeigte. Beide Screenshots stammen vom Rekorder des Laufs, der alle 5 Minuten das Altium-Fenster aufzeichnete. Beim Abbruch waren noch 21 Verbindungen offen, und die Lagen- und Timing-Anforderungen waren nicht erfüllt.

1. Stunde 0, 30. September um 04:33 UTC. Der vollständige Lauf startet mit einem Prompt von 982 Zeilen und einer unveränderten Kopie der Leiterplatte.
2. Stunde 1. Astra speichert den ersten akzeptierten Checkpoint: acht Verbindungen des Power-Management-ICs, bestätigt nach Speichern, Schließen und erneutem Öffnen in Altium. Frühe DDR-Versuche erzeugen Abstandsfehler, deshalb verwirft Astra sie und macht weiter.
3. Stunden 5 bis 13. Astra hat kein API-Guthaben mehr und steht etwa 7 Stunden still. Patrick muss außerdem die Altium-Lizenz per Remotedesktop wiederherstellen.
4. Stunden 13 bis 18. Kupferflächen schließen Verbindungen am schnellsten. Ein einziges Versorgungspolygon schließt in einem Schritt 42 Verbindungen, und fünf weitere Versorgungs- und Massepolygone schließen weitere 42.
5. Über Nacht bis zum 1. Oktober. Astra arbeitet ohne Aufsicht weiter, mit 13 Checkpoint-Commits zwischen 22:36 und 08:01 UTC.
6. 1. Oktober und Vormittag des 2. Oktober. Der Fortschritt sinkt auf eine bis vier Verbindungen pro Stapel, weil jede neue Route bedeutet, früher von Astra gesetzte Leiterbahnen zu entfernen und neu zu verlegen.
7. 2. Oktober. Von 11:28 bis 17:04 UTC schließt Astra eine einzige Verbindung, und die Lizenz fällt erneut aus. Patrick bricht den Lauf gegen 18:36 UTC ab. Astra hatte in mehr als fünf Stunden eine Verbindung geschlossen, und nach unseren Beobachtungen war der Lauf ins Stocken geraten und würde nicht weiterkommen. Astra führt eine abschließende DRC aus, speichert die Leiterplatte und schreibt einen Abschlussbericht.

Der Zeitraffer zeigt die Aufnahmen des Altium-Fensters, die der Rekorder alle 5 Minuten machte, mit 4 Bildern pro Sekunde, von der ersten Aufnahme bis Stunde 62. Er überspringt die etwa 7 Stunden, in denen der Lauf kein API-Guthaben hatte.

Abbildung 3 zeigt die oberste Lage am rechten Rand des i.MX 8M Mini in Stunde 52, am Morgen des 2. Oktober. Die Netznamen in der Ansicht gehören zu den Schnittstellen Ethernet (ENET), SD (SD1 bis SD3), QSPI und Audio (SAI). Die mit 1-8 beschrifteten Pads sind Durchkontaktierungen.

Astra prüfte bei jedem Stapel von Änderungen, ob sie erhalten blieben, und verfolgte die Konnektivität über die Berichte von Altium, bevor es den Stapel zählte, speicherte und prüfte das gesamte Projekt an jedem Checkpoint per Hash (der letzte hatte die Nummer 113) und protokollierte seine Rückschritte neben den Fortschritten. Die vollständige Abnahmeprüfung kam erst am Ende. Als eine Kupferfläche ein bereits vollständiges Versorgungsnetz auftrennte, erkannte Astra die Auftrennung, zählte den Stapel nicht und reparierte das Netz vor dem Speichern. Außerdem reparierte es seinen eigenen Rekorder, als Windows-Dateisperren ihn lahmlegten, und gab Speicherplatz frei, als seine Checkpoints das Laufwerk füllten.

Warum das Layout die Abnahmeprüfungen nicht bestand

Astras Abschlussbericht stellt fest, dass die Leiterplatte „unvollständig ist und die elektrische und fertigungstechnische Abnahme nicht besteht“. Er nennt diese Lücken:

• Offene Verbindungen. 21 erforderliche Verbindungen waren beim Abbruch des Laufs noch offen, verteilt auf die Schnittstellen DSI, CSI, PCIe, USB, SD und eMMC sowie SAI. Mehrere davon sind eine Hälfte eines differenziellen Paars, sodass diese Schnittstellen im gerouteten Zustand unvollständig sind.
• Routing auf Flächenlagen. Die Designregeln halten das Routing von den Masselagen (L2, L4 und L7) fern und halten Netze mit Impedanzanforderungen von den Versorgungslagen (L5 und L6) fern. Die fertige Leiterplatte hatte 1.555 Leiterbahnsegmente auf den Masselagen und 1.058 Segmente von Netzen mit Impedanzanforderungen auf den Versorgungslagen. Astra wollte sie später bereinigen, und der Lauf endete vor dieser Bereinigung.
• DDR-Timing. Jedes DDR-Netz ist verbunden, aber nach den im Projekt konfigurierten DDR-Regeln besteht das Layout die Prüfungen für Laufzeit, paarinterne Anpassung und ungekoppelte Länge nicht. Vier Takt- und Strobe-Leiter überschreiten die Laufzeitgrenze von 200 ps, mit bis zu 346 ps. Der schlechteste paarinterne Skew beträgt 120 ps bei einer Grenze von 1 ps, und alle sechs DDR-Takt- und Strobe-Paare überschreiten die Grenze von 100 mil für die ungekoppelte Länge.
• DRC-Befunde. Die abschließende native DRC meldet 3.569 Befunde, gegenüber 4.320 auf der ursprünglichen Leiterplatte. Die Unrouted-Befunde sanken von 869 auf 33, alle anderen Kategorien zusammen stiegen also von 3.451 auf 3.536. Einige Timing-Prüfungen wurden während des Laufs aktiviert, daher wurden die beiden Summen unter unterschiedlichen Prüfkonfigurationen erfasst und sind kein kontrollierter Vorher-nachher-Vergleich. Der Abschlussbericht ordnet dem Routing des Laufs 6 Abstandsverletzungen unterhalb der 3-mil-Regel, 7 Verletzungen am Leiterplattenrand, 59 Befunde zu differenziellen Paaren, 84 Befunde zur Längenanpassung und 4 Laufzeitbefunde zu.

Abbildung 4 zeigt alle acht Lagen, die Astra zwischen Stunde 43 und 45 nacheinander betrachtete. Das Design führt Signale auf L1, L3 und L8, reserviert L2, L4 und L7 für Masse und hält impedanzkontrollierte Signale von den Versorgungslagen L5 und L6 fern. Leiterbahnen auf den Masse- und Versorgungslagen erscheinen als Linien und dunkle Freistellungskanäle in den Kupferflächen.

Ab dem Abend des 30. September räumte der Lauf dem Schließen von Verbindungen Vorrang ein und stellte die vollständige DRC und das DDR-Tuning zurück. Laut Astras eigenem Bericht deckte die vollständige Prüfung am Ende Probleme auf, die seine lokale Vorprüfung übersehen hatte, und die verbleibende elektrische Arbeit sei „viel größer, als die 21 offenen Kanten vermuten lassen“.

Zeit und Kosten des GPT-6-Astra-Laufs

OpenAI gibt den API-Preis von GPT-6 Astra mit 10 US-Dollar pro Million Eingabe-Tokens und 50 US-Dollar pro Million Ausgabe-Tokens an. Patrick verfolgte die API-Ausgaben während des Laufs. Die übrigen Zahlen stammen aus Astras Laufaufzeichnungen und dem Abschlussbericht. Alle beschreiben einen unvollendeten Lauf: 62 Stunden ist die Laufzeit bis zu dem Punkt, an dem Patrick ihn abbrach. Die API-Ausgaben enthalten keine Arbeitszeit, deshalb ist die menschliche Arbeitszeit separat aufgeführt, und keine der beiden Angaben deckt die Bereinigung ab, die das Layout noch bräuchte.

GPT-6 Astra vs. Quilter an derselben Leiterplatte

Wir haben dasselbe SOM für Project Speedrun mit Quilter gelayoutet, dann gebaut und unter realen Lasten betrieben. Beide Läufe starteten mit derselben festen Platzierung und demselben teilweisen, manuell erstellten BGA-Fanout, deshalb zeigt die Leiterplatte, wie sich ein Allzweckmodell, das ein Layout-Werkzeug bedient, im Vergleich zu einer physikbasierten KI schlägt, die für das Layout gebaut wurde.

Die beiden Läufe waren nicht identisch aufgesetzt. Der Job von Quilter nutzte 2 mil Leiterbahnbreite und -abstand, die Sierra Circuits fertigen konnte, während Astras Lauf die 3-mil-Abstandsregel aus der Eingangsdatei beibehielt. Außerdem wurde das Ergebnis von Quilter aus nächtlichen Läufen ausgewählt, bei denen uns mehrere Kandidaten zur Wahl standen. Die Tabelle hält das dokumentierte Ergebnis jedes Laufs nach dessen eigenen Regeln fest.

Die Vollständigkeitswerte lagen am Ende nah beieinander, aber die beiden Layouts waren beim Abbruch der Läufe in sehr unterschiedlichem Zustand. Das Layout von Quilter war längenangepasst, laut Bericht DRC-fehlerfrei und benötigte 26,5 Stunden Nacharbeit, bevor es in die Fertigung ging. Astras Layout hatte noch 21 offene Verbindungen, Routing auf den Lagen, die das Design für Masse und Versorgung reserviert, und DDR-Routen, die ihre Timing-Regeln verletzten – Arbeit, die Astras eigener Abschlussbericht „einen großen Bereinigungsaufwand“ nennt. Wir haben den Test durchgeführt, um zu sehen, wie weit Astra das Routing allein bringen kann, und eine fertige, fertigbare Leiterplatte daraus zu machen, war nie Teil dieses Experiments. Patrick schätzt, dass die Fertigstellung mehrere Wochen dauern würde, weil Teile der Leiterplatte neu gemacht werden müssten, und wir glauben nicht, dass das Ergebnis diesen Aufwand rechtfertigen würde.

Die beiden Werkzeuge arbeiten unterschiedlich. Astra ist ein Allzweckmodell, das Altium über dessen Oberfläche bedient, und bevor es überhaupt routen konnte, brauchte es etwa 4 Stunden, um die Skripte zu planen und zu schreiben, mit denen es Altium steuerte. Es arbeitete in Stapeln an einer einzigen Kopie der Leiterplatte, und je voller die Leiterplatte wurde, desto öfter bedeutete jede neue Route, früher gesetzte Leiterbahnen zu entfernen und neu zu verlegen – deshalb sank der Fortschritt auf etwa eine Verbindung pro Stunde und kam schließlich ganz zum Stillstand. Quilter ist eine physikbasierte KI, die eigens für das PCB-Layout entwickelt wurde. Sie übernimmt Routing, Längenanpassung und Versorgungsflächen selbst, erzeugt mehrere Layout-Kandidaten, aus denen Ingenieure wählen, und prüft jeden Kandidaten anhand physikalischer Regeln und geometrischer Prüfungen für differenzielle Paare, Längenanpassung, Masseflächen und die Platzierung von Abblockkondensatoren. Außerdem gibt es keine Token-Kosten zu verfolgen: Der Preis von Quilter richtet sich pro Projekt nach der Anzahl ungerouteter Pins, ohne Zusatzkosten für weitere Iterationen.

Wie unser GPT-6-Astra-Lauf fünf Fragen eines Layout-Reviews beantwortet

Teil 2 hat anhand dieser fünf Fragen aus dem Design-Review die öffentlichen Astra-Tests verglichen. Hier sind die Antworten für unseren Lauf.

• Was war der Ausgangspunkt? Das Speedrun-SOM mit vorgegebener Platzierung und teilweisem BGA-Fanout, 252 von 1.109 Verbindungen bereits hergestellt, der vollständige Lagenaufbau samt Designregeln und ein Prompt mit 982 Zeilen.
• Welche Werkzeuge durfte das Modell nutzen? Altium Designer, bedient aus der Codex-Desktop-App auf einer virtuellen Windows-Maschine über Computer-Use-Werkzeuge und von Astra geschriebene Skripte, mit Hilfsagenten für Status und Review. Der Situs-Autorouter und die Auto-Route-Befehle von Altium waren verboten.
• Was wurde geprüft? Die native DRC von Altium mit den vorhandenen Regeln der Leiterplatte, vollständig am Ende ausgeführt. Der Prompt fixierte die Designregeln, und keine Prüfung wurde abgeschaltet, allerdings wurden einige Timing-Prüfungen zwischendurch aktiviert. Impedanz- und Rückstrompfad-Prüfungen waren nicht Teil des Laufs, und die Leiterplatte wurde nicht gefertigt.
• Wie viel menschliche Arbeit war nötig? Rund 6 Stunden für Einrichtung, Aufsicht und Betriebswiederherstellung, einschließlich der Wiederherstellung der Altium-Lizenz. Die Layout-Bereinigung war nicht Teil des Tests.
• Lässt es sich prüfen und wiederholen? Der Prompt, die Ausgangs- und Enddesigndateien, Astras Abschlussbericht und die von Astra geschriebenen Skripte liegen in einem öffentlichen GitHub-Repository. Dies ist ein einziger Lauf an einer einzigen Leiterplatte. Ein einzelner Lauf sagt nichts darüber aus, wie lange der Workflow typischerweise braucht oder was er mit mehr Zeit oder einer anderen Konfiguration erreichen könnte.

Was der Astra-Test in Altium Designer für das KI-gestützte PCB-Layout bedeutet

Der Lauf hat kein Layout hervorgebracht, das die Abnahmekriterien des Tests erfüllte. Astra gab dem Schließen von Verbindungen Vorrang und stellte die Lagenbereinigung, die vollständige DRC und das DDR-Tuning zurück, was Astras eigener Bericht „einen großen Bereinigungsaufwand“ nennt. Dadurch unterschätzte der endgültige Konnektivitätswert die verbleibende Engineering-Arbeit. Bei 98,1 % Konnektivität hatte die Leiterplatte noch unvollständige Schnittstellen, Routing auf verbotenen Lagen und nicht erfüllte DDR-Regeln. Auf einer dichten Leiterplatte sind das Verbinden der Netze und das Erfüllen der Anforderungen zwei getrennte Aufgaben, und die Abschlussrate allein misst die zweite nicht.

Diese Ergebnisse gelten für GPT-6 Astra so, wie wir es in der oben beschriebenen Konfiguration vom 29. September bis 2. Oktober 2026 betrieben haben. Teil 2 behandelt weitere Modelle, die seit dem Start von Astra erschienen sind, und PCB-Tests, die damit in anderen ECAD-Werkzeugen durchgeführt wurden.

Wir halten es noch nicht für praxistauglich, Astra oder ein anderes LLM für professionelles PCB-Design einzusetzen. Trotzdem hat ein Allzweckmodell fast drei Tage lang ein professionelles Werkzeug für die Elektronikdesign-Automatisierung (EDA) über dessen Oberfläche bedient, eigene Hilfsagenten koordiniert und jede seiner Änderungen dokumentiert. Alles in allem hat Astra besser abgeschnitten, als wir erwartet hatten.

Wir glauben nicht, dass ein LLM ohne Harness und Domänenkontext funktionsfähiges PCB-Design übernehmen kann (siehe Teil 1), aber es kann Teil einer umfassenderen Lösung sein. Allgemeine KI-Agenten lernen, Engineering-Software zu bedienen, und in spezialisierten Bereichen kommen die besten Ergebnisse weiterhin von Systemen, die für eine einzige Aufgabe gebaut sind. Für das PCB-Layout heißt das: Allgemeine Modelle dienen als Schnittstelle und Orchestrator, physikbasierte Engines erzeugen und prüfen das Layout, und Ingenieure prüfen und geben frei.

Mit dem Start von Astra ist das PCB-Layout einem weit größeren Publikum begegnet als sonst, und das ist eine gute Nachricht für alle, die daran arbeiten. Wenn Sie sehen möchten, wie Quilter dieselbe Leiterplatte bewältigt hat, laden Sie die Designdateien von Project Speedrun herunter, testen Sie unser KI-gestütztes PCB-Design an Ihrer eigenen Leiterplatte oder sprechen Sie mit einem Quilter-Ingenieur.

Häufig gestellte Fragen

Hat schon jemand GPT-6 Astra in Altium Designer getestet?

Ja. Wir haben GPT-6 Astra vom 30. September bis 2. Oktober 2026 in Altium Designer am 8-Lagen-System-on-Module aus Project Speedrun von Quilter eingesetzt. Astra arbeitete aus der Codex-Desktop-App auf einer virtuellen Windows-Maschine und bediente Altium über Computer-Use-Werkzeuge und selbst geschriebene Skripte, wobei der Situs-Autorouter und die Auto-Route-Befehle von Altium verboten waren. Nach rund 62 Stunden Laufzeit waren 1.088 von 1.109 erforderlichen Verbindungen hergestellt, und das Layout verletzte weiterhin seine DDR-Timing-Regeln und hatte Leiterbahnen auf Masse- und Versorgungslagen. Die anderen öffentlichen Astra-Tests, die wir gefunden haben, nutzten KiCad oder EasyEDA Pro.

Wie schneidet GPT-6 Astra im Vergleich zu Quilter ab?

Beide Workflows wurden am System-on-Module aus Project Speedrun ausgeführt, ausgehend von derselben festen Platzierung und demselben teilweisen BGA-Fanout. Der ausgewählte 15-Stunden-Job von Quilter erreichte 98,7 % Routing-Vollständigkeit bei 2 mil Leiterbahnbreite und -abstand, mit Längenanpassung und Versorgungsflächen während des Laufs, und sein Layout benötigte 26,5 Stunden Nacharbeit, bevor es gefertigt und unter realen Lasten betrieben wurde. Der von Astra geführte Workflow schloss in rund 62 Stunden Laufzeit 836 von 857 anfangs offenen Verbindungen und brachte die Leiterplatte auf 1.088 von 1.109, und sein Layout verletzte weiterhin seine DDR-Timing-Regeln und hatte Leiterbahnen auf Masse- und Versorgungslagen. Astras Lauf verbrauchte rund 2.900 US-Dollar an API-Nutzung, während bei Quilter keine Token-Kosten anfallen, weil der Preis pro Projekt nach der Anzahl ungerouteter Pins berechnet wird.

Was hat GPT-6 Astra im Routing-Test in Altium geschafft?

Der von Astra geführte Workflow schloss 836 der 857 Verbindungen, die zu Beginn offen waren, an einem 8-Lagen-System-on-Module mit fester Platzierung und teilweisem BGA-Fanout. In rund 62 Stunden Laufzeit, mit verbotenem Situs-Autorouter und verbotenen Auto-Route-Befehlen von Altium, stieg die Leiterplatte von 252 auf 1.088 von 1.109 hergestellten erforderlichen Verbindungen (98,1 %). 21 Verbindungen blieben beim Abbruch des Laufs offen.

Hat die fertige Leiterplatte die festgelegten Prüfungen bestanden?

Nein. Beim Abbruch des Laufs waren 21 Verbindungen offen, Leiterbahnen verliefen auf Masselagen, auf denen die Designregeln kein Routing erlauben, Netze mit Impedanzanforderungen verliefen auf Versorgungslagen, und das Layout verletzte die konfigurierten DDR-Regeln für Laufzeit, Anpassung und ungekoppelte Länge. Astras Abschlussbericht stellt fest, dass die Leiterplatte „unvollständig ist und die elektrische und fertigungstechnische Abnahme nicht besteht“.

Was hat der Routing-Test mit GPT-6 Astra gekostet?

Rund 2.900 US-Dollar an API-Nutzung nach der Rechnung von Patrick Poage: etwa 400 US-Dollar für Einrichtung und Werkzeugbau und etwa 2.500 US-Dollar für den vollständigen Lauf. OpenAI gibt den API-Preis von Astra mit 10 US-Dollar pro Million Eingabe-Tokens und 50 US-Dollar pro Million Ausgabe-Tokens an. Nicht enthalten sind rund 6 Stunden menschliche Einrichtung und Aufsicht sowie die Bereinigung, die das Layout noch bräuchte.

Wie lange lief der Routing-Test in Altium?

Der vollständige Lauf dauerte rund 62 Stunden, vom 30. September um 04:33 UTC bis zum 2. Oktober um 18:36 UTC, und endete, bevor das Layout seine Abnahmekriterien erfüllte. Diese Zeit umfasst etwa 7 Stunden Leerlauf ohne API-Guthaben und zwei Ausfälle der Altium-Lizenz. Vor dem vollständigen Lauf kamen etwa 4 Stunden Werkzeugbau, und der Test erforderte rund 6 Stunden menschliche Einrichtung, Aufsicht und Wiederherstellung.

Hat das LPDDR4-Routing seine Timing-Anforderungen erfüllt?

Nein. Jedes DDR-Netz war verbunden, aber nach den im Projekt konfigurierten Regeln überschritten vier Takt- und Strobe-Leiter die Laufzeitgrenze von 200 ps, der paarinterne Skew erreichte 120 ps bei einer Grenze von 1 ps, und alle sechs Takt- und Strobe-Paare überschritten die Grenze von 100 mil für die ungekoppelte Länge. Das DDR-Routing muss überarbeitet und das Timing verifiziert werden.

Was ist der Unterschied zwischen einem LLM und KI-Software für PCB-Design?

Ein Allzweck-LLM wie GPT-6 Astra bedient PCB-Design-Software über deren Oberfläche. In diesem Test brauchte Astra etwa 4 Stunden, um die Skripte zu schreiben, mit denen es Altium steuerte, bearbeitete dann einen einzigen, sich entwickelnden Leiterplattenkandidaten in Stapeln und stellte DDR-Tuning und vollständige DRC bis zum Ende zurück. KI-Software für PCB-Design wie Quilter erzeugt das Layout selbst. Sie übernimmt Routing, Längenanpassung und Versorgungsflächen, erzeugt mehrere Layout-Kandidaten, aus denen Ingenieure wählen, und prüft jeden Kandidaten anhand physikalischer Regeln und geometrischer Prüfungen für differenzielle Paare, Längenanpassung, Masseflächen und die Platzierung von Abblockkondensatoren. Astras Lauf verbrauchte rund 2.900 US-Dollar an API-Nutzung, während der Preis von Quilter pro Projekt nach der Anzahl ungerouteter Pins berechnet wird, ohne Token-Kosten.

Weiterführende Artikel

• Teil 1: Können LLMs Leiterplatten entwerfen? GPT-6 Astra und die Automatisierung des PCB-Layouts
• Teil 2: Von Freerouting bis DRC: acht öffentliche PCB-Tests mit GPT-6 Astra
• Project Speedrun, der Computer, dessen System-on-Module Astra routen sollte
• GitHub-Repository mit dem Prompt, den Designdateien und dem Abschlussbericht dieses Laufs
• Glossar: DDR-Routing · BGA-Fanout · Altium Designer · Impedanzkontrollierte Leiterplatte · Differenzielle Leitungspaare

Quellen

Nesterenko, Sergiy. 2025a. „Cleaning Up an AI-Designed Computer: Refining the Layout for Production-Ready Hardware (Part 3/6).“ Quilter, 9. Dezember 2025.

https://www.quilter.ai/blog/cleaning-up-an-ai-designed-computer

Nesterenko, Sergiy. 2025b. „Compiling an AI-Designed Computer: Quilter Converts Constraints Into Layout (Part 2/6).“ Quilter, 9. Dezember 2025.

https://www.quilter.ai/blog/compiling-an-ai-designed-computer

Nesterenko, Sergiy. 2025c. „Validating an AI-Designed Computer: Running Under Real Workloads (Part 4/6).“ Quilter, 9. Dezember 2025.

https://www.quilter.ai/blog/validating-an-ai-designed-computer-running-under-real-workloads

OpenAI. 2026. „GPT-6 Astra: A New Generation of Intelligence.“ Abgerufen am 7. Oktober 2026.

https://openai.com/index/gpt-6-astra/

Quilter. 2026a. „Can LLMs Design PCBs? GPT-6 Astra and AI PCB Layout Automation.“ 8. September 2026.

https://www.quilter.ai/blog/llm-pcb-layout-gpt-6-astra

Quilter. 2026b. „From Freerouting to DRC: Eight Public GPT-6 Astra PCB Tests.“ 27. Oktober 2026.

https://www.quilter.ai/blog/gpt-6-astra-pcb-test-results

Quilter. 2026c. „The PCB Autorouter Was the Right Idea. Completion Rate Was the Wrong Target.“ 3. Juni 2026.

https://www.quilter.ai/blog/pcb-autorouter-was-the-right-idea

Quilter. 2026d. „GPT-6 Astra PCB Routing Test: 62 Hours in Altium.“ GitHub-Repository, 29. Oktober 2026.

https://github.com/quilterai/gpt-6-astra-altium-pcb-routing-test

Quilter. o. J. „Pricing.“ Abgerufen am 21. Oktober 2026.

https://www.quilter.ai/pricing

Zheng, Carmen. 2026. „Can GPT-6 Astra Automate PCB Routing? Don't Panic, AI Isn't Replacing PCB Designers Yet.“ NextPCB, September 2026.

https://www.nextpcb.com/blog/gpt-6-astra-kicad-pcb-routing-test