Vorbereitung eines KI-entworfenen Computers: Den i.MX 8M Mini für physikgestütztes Layout einrichten (Teil 1/6)

Project Speedrun ist unsere Herausforderung, mit unserer physikgestützten KI so schnell wie möglich einen vollständigen Computer zu entwerfen. Diese Blogserie dokumentiert die Entwicklung des Systems und die technischen Entscheidungen dahinter. Beginnen Sie mit dem Überblick zu Project Speedrun und seinen Ergebnissen.

Project Speedrun baut auf unserem fortlaufenden Bestreben auf, PCB-Design zu beschleunigen, indem wir Quilter mit immer anspruchsvolleren Platinen herausfordern. Jeder Zyklus gibt dem Team eine gemeinsame Richtung und die Möglichkeit, Fortschritte an realer Hardware zu messen.

2023 bauten wir einen Arduino Uno nach. 2024 konzentrierten wir uns auf Testhardware und entwickelten ein Multisensor-FPGA-Array, das gleichzeitig 32 Beschleunigungssensoren las und beschrieb. 2025 wählten wir ein deutlich anspruchsvolleres Ziel: einen vollständigen Computer auf Basis des i.MX 8M Mini. Die NXP-i.MX-8M-Mini-Plattform ist repräsentativ für Platinen in Luft- und Raumfahrt, Automobilen, industriellen Steuerungen und sicherheitskritischen Produkten.

Wir prüften Quilter an einem vollständigen eingebetteten Computer, weil dieser jede wesentliche Anforderung moderner PCB-Layouts fordert: Hochgeschwindigkeitsspeicher, Mixed-Signal-Schnittstellen, dichtes BGA-Fanout, Stromverteilung und Routingvorgaben über mehrere Teilsysteme hinweg. Wenn ein System Linux startet, Peripherieschnittstellen bedient, Anwendungen ausführt und stabile Hochgeschwindigkeitsverbindungen aufrechterhält, ist das ein starker Beleg dafür, dass das zugrunde liegende Layout die elektrischen und physikalischen Anforderungen erfüllt – auch wenn Verbesserungsmöglichkeiten bleiben.

Für einen Ausgangsvergleich ließen wir dieselben Designs von Fachleuten kalkulieren: 238 Stunden manuelles Layout für die Basisplatine und 190 Stunden für das SOM, zusammen 428 Stunden über mehr als 2 Monate. Mit Quilter investierten Ingenieure lediglich 38.5 Stunden ins Layout: nur 12 Stunden Nachbearbeitung für die Basisplatine und 26.5 Stunden für das SOM. So verkürzte sich ein vierteljährlicher Layoutzeitplan auf ungefähr eine Woche. 

Bevor diese Automatisierung starten konnte, musste das Design jedoch so vorbereitet werden, dass Randbedingungen, Absicht und mechanische Anforderungen klar waren.

Entwerfen mit Quilter – Überblick

Um ein KI-System optimal zu nutzen, müssen sich Arbeitsablauf und Erwartungen verändern. Softwareingenieure, die KI produktiv einsetzen, haben gelernt, Prompts zu strukturieren, generierten Code zu prüfen und zu unterscheiden, wo Automatisierung vertrauenswürdig ist und wo sie Aufsicht benötigt. Bei Hardware ist es nicht anders.

Quilter folgt demselben Prinzip. Um nützlich zu sein, braucht es genügend Informationen und Randbedingungen, damit es anhand der Physik entscheiden kann, statt zu raten. Praktisch bedeutet das, Layout als dreistufigen Prozess zu betrachten:

1. Vorbereitung – Platine, Randbedingungen und Umgebung definieren, damit die Absicht ausdrücklich feststeht.
2. Werkzeug ausführen – Quilter Randbedingungen validieren sowie Platzierung und Routing übernehmen lassen.
3. Prüfung und Nachbearbeitung – menschliches Urteil dort einsetzen, wo es weiterhin Mehrwert bietet, und anschließend die Fertigung vorbereiten.

Bei Project Speedrun folgten wir genau dieser Struktur. Zuerst bereiteten wir das i.MX-8M-Mini-Design vor, damit Quilter die richtigen Informationen erhielt.

Vorbereitung

NXP veröffentlicht vollständige Schaltpläne und CAD-Dateien für diese Plattform, die ursprünglich in Cadence Allegro entworfen wurde. Unser Ziel war, den Schaltplan unverändert zu lassen und mit Quilter nur den Layoutanteil zu erproben. Damit hatten wir einen klaren Ausgangspunkt: Falls die Platine nicht funktionierte, läge es an unserem Layout.

Damals war Quilter noch nicht direkt in Cadence-Werkzeuge integriert. Der erste Schritt war daher die Umwandlung des Projekts in Altium Designer. So erhielten wir:

• Schaltplanblätter, die wir für die Erzeugung von Randbedingungen beschriften und strukturieren konnten.
• Eine Platinendatei als Grundlage für neue Platzierung, Bereiche und mechanische Randbedingungen.

Aus später erläuterten Gründen ist die Schaltung auf zwei Platinen verteilt:

• Ein System-on-Module (SOM) mit dem i.MX-8M-Mini-Prozessor, LPDDR4, eMMC und unterstützenden Bauteilen.
• Eine Basisplatine, die das SOM an praktische Schnittstellen anbindet: Ethernet, Audio, Kamera, Display, Speicher und Erweiterungen.

Mit dem Design in Altium konnten wir Schaltplan und Platine so gestalten, dass Quilter die wichtigen Aspekte verstand.

Der Schaltplan

Wie bei jedem Design beginnt alles mit dem Schaltplan. Quilter nutzt ihn nicht nur als Verbindungsdiagramm, sondern als Kontext für Randbedingungsinformationen über die gesamte Platine hinweg. Seine Struktur beeinflusst unmittelbar, wie gut die KI über das Layout entscheiden kann.

Einige konkrete Muster waren für dieses Projekt wichtig:

Abblockkondensatoren
Quilter erkennt Abblockkondensatoren automatisch, wenn sie ausdrücklich zwischen einem Bauteilanschluss und Masse liegen. Im i.MX-8M-Mini-Design stellten wir sicher, dass Entkopplungskondensatoren diesem Muster folgten, damit das Werkzeug sie zuverlässig erkennen und entsprechend behandeln konnte.

Netzklassen und Impedanzgruppen
Wir nutzten Netzdirektiven, um Klassen für Versorgungsnetze, Hochgeschwindigkeitsschnittstellen und impedanzkontrollierte Signale zu definieren. Durch die Markierung im Schaltplan konnten Randbedingungen wie Leiterbahnbreite, Abstand und differentielle Impedanz nach dem Import in Quilter sauber angewandt werden.

Logische Gruppierung in Teilschaltungen
Für Übersichtlichkeit und Layoutkontrolle gruppierten wir zusammengehörige Bauteile in Teilschaltungen. Dies war über hierarchische Schaltpläne oder Blanket-Direktiven möglich, etwa zur Gruppierung aller Bauteile einer 3.3-V-Schiene oder einer Leistungsstufe. Diese Gruppen wurden später zu Rooms in der Platine. So konnten wir die grobe Bauteilanordnung beeinflussen und Quilter dennoch die detaillierte Platzierung überlassen.

Der gemeinsame Nenner: Jede Schaltplanentscheidung ergänzt Struktur. Sie teilt Quilter mit, welche Bauteile zusammengehören, welche Netze besondere Behandlung brauchen und wo die strengsten elektrischen Regeln gelten. Diese Struktur ermöglicht ein physikgestütztes statt rein geometrisches Layout.

Die Platine

Als der Schaltplan vorbereitet war, wandten wir uns der Platinendatei zu. Hier werden mechanische Randbedingungen, feste Positionen und Entscheidungen zur groben Anordnung erfasst.

Wir definierten zunächst die Platinenkontur und platzierten alle Bauteile mit fester Position:

• Steckverbinder (Ethernet, USB, Audio, M.2 usw.)
• Bedienelemente (Tasten, Schalter)
• Mechanische Merkmale (Befestigungsbohrungen, Ausschnitte, Platinenkanten)

Diese Teile müssen Gehäuse, Nutzenbildung und mechanische Zeichnungen berücksichtigen und werden daher als harte Randbedingungen behandelt. Quilter arbeitet um sie herum und verschiebt oder verändert sie nicht.

Anschließend erzeugten wir aus den Schaltplangruppen Rooms in der Platine. Jeder Room stellt einen logischen Block dar, etwa eine Leistungsstufe, Speicherschnittstelle oder Peripheriegruppe, der zusammen oder in einem bestimmten Platinenbereich liegen soll. Wir platzierten diese Bereiche manuell, um die grobe Gesamtanordnung festzulegen:

• Störende Leistungsstufen von empfindlichen Analogbereichen fernhalten.
• Hochgeschwindigkeitsschnittstellen an geeigneten Platinenkanten platzieren.
• Sinnvolle Routingkanäle zwischen Prozessor, Speicher und Steckverbindern erhalten.

Innerhalb dieser Grenzen übernimmt Quilter die detaillierte Platzierung nicht fixierter Bauteile. Diese Aufteilung – Ingenieure bestimmen die grobe Anordnung, Quilter die interne Platzierung – gibt Quilter größtmöglichen Spielraum und Erfolgschancen, ohne die mechanische oder architektonische Entwurfsabsicht zu verletzen.

Gute Eingaben ermöglichen schnelle Zyklen

Die Vorbereitung eines Designs für Quilter entspricht der Vorbereitung für einen menschlichen Layoutingenieur: klare Schaltpläne, definierte Randbedingungen und ein angemessenes Fertigungsverständnis. Anders ist die Nutzung dieser Informationen. Statt das Layout selbst zu erstellen oder in einer Warteschlange auf einen Spezialisten zu warten, geht Ihr Design nach der Vorbereitung direkt in das autonome Layout über. Diese Grundlage verkürzt vierteljährliche Zyklen auf wöchentliche.

Klicken Sie hier, um die Eingabedateien herunterzuladen.