EMI-Ergebnisse von Project Speedrun: Ken Wyatt testet eine KI-entworfene Leiterplatte

Project Speedrun hat einen KI-entworfenen Computer aus zwei Leiterplatten hervorgebracht, ein System-on-Module und ein Baseboard, auf denen Linux auf dem i.MX 8M Mini von NXP läuft. Die physikbasierte KI von Quilter platzierte und routete die Leiterplatten, und anschließend verbrachte ein Ingenieur 38,5 Stunden mit der Nachbearbeitung. Die Validierungsergebnisse deckten Lasten von Ethernet-Geschwindigkeitstests bis zur hardwarebeschleunigten Videowiedergabe ab und führten EMI/EMV-Scans als noch ausstehende Arbeit auf.

EMI war zudem der häufigste Kritikpunkt an Speedrun. Meist hieß es: KI kann eine Leiterplatte entwerfen, die funktioniert, aber es wurde die Frage gestellt: „Wie schneidet die EMI im Vergleich ab?“

Ken Wyatt, einer der angesehensten EMV-Ingenieure der Elektronikbranche, hat diese Annahme auf die Probe gestellt. Er hat mehr als 30 Jahre damit verbracht, EMI-Probleme aufzuspüren und zu beheben, davon etwa 21 Jahre als EMV-Ingenieur in einem Geschäftsbereich von Hewlett-Packard. Er schreibt monatliche EMV-Kolumnen für das Signal Integrity Journal und das InCompliance Magazine und ist Mitautor des EMI Troubleshooting Cookbook for Product Designers. Zwischen Juli und September 2026 führte er in seinem Labor mit einer transversal-elektromagnetischen Zelle (TEM-Zelle) EMV-Pre-Compliance-Tests an drei Speedrun-Mustern und an einer Leiterplatte durch, die nach dem eigenen Referenzdesign von NXP gebaut wurde.

Bei den gestrahlten Emissionen schnitt die KI-entworfene Leiterplatte in der Messung besser ab als die nach dem Design von NXP gebaute Leiterplatte. Im Vergleich vom 14. September lag die Speedrun-Kurve über weite Teile des Bereichs von ungefähr 250 bis 650 MHz unter der NXP-Design-Kurve, und auch ihre wahrscheinlichen Oberwellen des Ethernet-Takts waren niedriger. Darüber hinaus lag der EMI-Pegel der Spannungswandlung von etwa 10 bis 250 MHz um etwa 5 dB niedriger. Bei der Auswertung eines Live-Sweeps am 17. September schätzte Ken den Abstand in einem Teil des Bereichs von 250 bis 650 MHz auf etwa 12 dB. In einer separaten Sitzung lieferten die drei Speedrun-Muster eng übereinanderliegende Kurven.

Dieser Beitrag basiert auf einem aufgezeichneten Gespräch zwischen Ken und Ben Jordan, Staff Electrical Engineer bei Quilter, sowie auf den Messdaten, die Ken zur Verfügung gestellt hat. Die vollständige Aufzeichnung ist am Ende des Beitrags eingebettet.

Die wichtigsten Ergebnisse

• Niedrigere Emissionen als die NXP-Design-Leiterplatte über weite Teile von 250 bis 650 MHz. Im Vergleich vom 14. September in Abbildung 1 liegt die Kurve des Speedrun-Musters über weite Teile dieses Bereichs unter der Kurve der NXP-Design-Leiterplatte. Bei einem Live-Sweep während der Aufzeichnung vom 17. September schätzte Ken den Abstand in einem Teil davon auf etwa 12 dB. Darüber hinaus lag die breitbandige EMI der DC/DC-Wandler von 10 bis 250 MHz um etwa 5 dB niedriger.
• Niedrigere wahrscheinliche Oberwellen des Ethernet-Takts. Die höchsten schmalen Spitzen auf der NXP-Design-Leiterplatte, wahrscheinlich Oberwellen des Ethernet-Takts, waren bei Speedrun niedriger. Beide Designs verwenden dieselbe Teilenummer für den Ethernet-PHY.
• Enge Übereinstimmung zwischen den Mustern in einer Sitzung. Bei den Sweeps vom 4. September lieferten die drei Speedrun-Muster eng übereinanderliegende Kurven.
• Ein Vergleich auf dem Labortisch unter dokumentierten Bedingungen. Die Diagramme zeigen den Signalpegel am Ausgang der TEM-Zelle in dBµV. Da es sich um Nahfeldmessungen handelt, lassen sie keine Vorhersage der Grenzwertreserven bei 3 m oder 10 m Messabstand zu.

Der Hauptvergleich

Abbildung 1 ist ein Sweep vom 14. September, aufgenommen mit demselben Span, derselben Auflösungs- und Videobandbreite, demselben Referenzpegel und derselben Skalierung wie der Live-Sweep in der Aufzeichnung vom 17. September. Die horizontale Achse ist linear, mit etwa 100 MHz pro Division, und die vertikale Achse zeigt den Signalpegel am Ausgang der TEM-Zelle in dBµV.

In der Mitte des Bandes, ungefähr von 250 bis 650 MHz, verläuft die Speedrun-Kurve deutlich unter der NXP-Design-Kurve. Bei der Auswertung des Live-Sweeps vom 17. September bezifferte Ken den Abstand auf etwa 12 dB: „Dieser ganze Bereich in der Mitte liegt wesentlich niedriger als bei der NXP-Leiterplatte ... hier gibt es einen Unterschied von etwa 12 dB.“ Dieser Wert ist eine visuelle Schätzung für den besprochenen Teil des Sweeps. Der Abstand variiert mit der Frequenz, und die Marker beziehen sich nur auf die blaue Kurve. Bei Marker 2 (351 MHz) zeigt die NXP-Design-Kurve zum Beispiel 15,37 dBµV.

Das Ergebnis überraschte Ben. Eine Signalintegritätsprüfung hatte eine Speicherdatenleitung bemängelt, die über eine Aussparung in der Massefläche geführt war (mehr dazu unten), und das Design hat etwa 13 Spannungsversorgungen, davon 11 oder 12 Schaltregler mit hochfrequenten Stromschleifen. „Ich hatte nicht erwartet, dass unsere Leiterplatte, entworfen von der KI von Quilter, einen geringeren Oberwellengehalt aufweisen würde als das Original“, sagte er.

Ein früherer Sweep zeigte dieselbe Reihenfolge

Da dieser Sweep mit einem anderen Analysator und anderen Anzeigeeinstellungen aufgenommen wurde, sehen seine Kurven anders aus als in Abbildung 1. Außerdem befand sich die TEM-Zelle bei der Messung vom 16. Juli nicht in einem Abschirmzelt, daher ist die Umgebungsstrahlung höher. Die Reihenfolge der beiden Leiterplatten ist dieselbe.

Wahrscheinliche Oberwellen des Ethernet-Takts

Die hohen, schmalen Linien auf der blauen Kurve in Abbildung 1, die Ken als wahrscheinliche Oberwellen des Ethernet-Takts identifizierte, sind die größten diskreten Emissionen der NXP-Design-Leiterplatte. Dieselben Oberwellen erscheinen auf der Speedrun-Kurve mit im Mittel wesentlich geringerer Amplitude. Diesen Unterschied hob Ken besonders hervor: „Ich war von der Leistung der Leiterplatte aus EMV-Sicht beeindruckt, vor allem davon, dass es bei den Ethernet-Takten einen so großen Unterschied gab, bei deren Amplitude.“

Beide Designs verwenden dieselbe Teilenummer für den Ethernet-PHY an ungefähr derselben Position, womit eine Variable auf Bauteilebene kontrolliert ist. Die Messungen isolieren nicht, welche Unterschiede in Layout, Lagenaufbau oder Betriebszustand zu den niedrigeren Spitzen geführt haben. Eine mögliche Ursache ist der Lagenaufbau, da sich der Lagenaufbau von Speedrun vom Original von NXP unterscheidet.

Rauschen der Schaltregler

Ken führt die breitbandige Energie auf der linken Seite jedes Sweeps auf das Schalten der DC/DC-Wandler zurück und die Spitze in der Mitte des Bandes auf eine wahrscheinliche Resonanz dieses Schaltvorgangs. Beide Leiterplatten zeigen dies, was bei einem Design mit so vielen Schaltreglern zu erwarten ist.

Emissionen der Leiterplatte von Umgebungssignalen trennen

Die schwarze Kurve in Abbildung 1 ist der Umgebungspegel bei geschlossenem Abschirmzelt. Die kleinen Spitzen nahe 100 MHz sind wahrscheinlich UKW-Rundfunksender, und die großen Ausschläge nahe dem oberen Ende des Bandes sind wahrscheinlich Mobilfunkübertragungen, die durch das Zelt dringen. Keine der beiden Leiterplatten hat ein Mobilfunkmodul, und das optionale Funkmodul war auf keiner der beiden bestückt. Wo sich die Kurven dem Umgebungsgrundpegel nähern, haben kleine Unterschiede zwischen ihnen wenig Aussagekraft.

Drei Speedrun-Muster

Ein Muster pro Design ist eine dünne Vergleichsgrundlage, deshalb wurden am 4. September auch alle drei Speedrun-Muster gemessen. Abbildung 3 legt die Ergebnisse übereinander.

Testaufbau für den EMV-Pre-Compliance-Test

EMV-Pre-Compliance-Tests helfen Ingenieuren, Emissionen vor der formalen Bewertung zu finden und zu untersuchen, wenn Zeit im Prüflabor knapp und teuer ist. Pre-Compliance ist Kens Spezialgebiet, und hier nutzte er eine TEM-Zelle, um die gemessenen Emissionen der Leiterplatten auf dem Labortisch zu vergleichen.

Eine TEM-Zelle ist eine 50-Ohm-Übertragungsleitung, die so aufgeweitet ist, dass eine kleine Leiterplatte hineinpasst. Die Mittelplatte, das Septum, dient als Innenleiter, und die Außenplatten dienen als Schirm. Mit einem Spektrumanalysator an einem Ende und einer 50-Ohm-Last am anderen koppeln Emissionen der Leiterplatte in das Septum ein und erscheinen auf dem Analysator. Dadurch eignet sich die Zelle, um auf dem Labortisch eine Leiterplatte mit einer anderen zu vergleichen.

Die Diagramme zeigen die Spannung am Ausgang der Zelle in dBµV, keine kalibrierte Feldstärke in einem Messabstand. In seinem Artikel zur Fehlersuche mit der TEM-Zelle schreibt Ken, dass eine Messung in der TEM-Zelle „nicht unbedingt mit einer Messung mit einer kalibrierten EMI-Antenne in 3 oder 10 m Messabstand vergleichbar ist“ und dass eine in der Zelle gemessene Reduzierung nicht unbedingt zu derselben Reduzierung in diesen Abständen führt.

Im Aufbau vom Juli in Abbildung 4 lag die Leiterplatte oben auf dem Septum der Zelle. Bei den Sweeps im September lag sie auf Schaumstoff in der unteren Hälfte der Zelle. Das Feld zwischen den Platten ist homogen, die Zelle ist viel breiter als die Leiterplatte, und Kens veröffentlichte Empfehlungen raten dazu, die Leiterplatte in einigem Abstand zu den Platten und zum Septum zu halten.

Die Zelle stand in einem Abschirmzelt von Langer EMV aus metallisiertem Gewebe mit Magnetstreifen, die es zur Grundplatte hin abdichten. Es blockiert die meisten Umgebungssignale wie UKW-Rundfunk, Fernsehen, Sprechfunk und Mobilfunk, sodass der Rauschboden niedrig genug bleibt, um Leiterplatten zu vergleichen.

Auch an eine Leiterplatte angeschlossene Kabel strahlen ab, angetrieben von Strömen, die auf der Leiterplatte entstehen. Um den Beitrag des Stromversorgungskabels zu begrenzen, entkoppeln vier Ferritdrosseln Tokin ESD-SR-160 auf dem USB-C-Kabel Gleichtaktströme. Diese Ferrite haben von etwa 100 bis 600 MHz eine nutzbare Impedanz.

Die getestete Hardware

Die Speedrun-Muster sind die finalen Leiterplatten aus dem vollständigen KI-PCB-Design-Workflow von Quilter. Quilter platzierte und routete das System-on-Module und das Baseboard, und anschließend verbrachten Ingenieure 38,5 Stunden mit der Nachbearbeitung, dokumentiert im Beitrag zur Nachbearbeitung in Teil 3. Diese Nachbearbeitung umfasste das Vergrößern von Versorgungspolygonen, das Anpassen von Hochstromnetzen und das Verschieben der Induktivität L102 neben ihren DC/DC-Wandler auf dem Baseboard. Der Vergleich misst diesen vollständigen Workflow. Er isoliert nicht den Beitrag der unbearbeiteten Ausgabe von Quilter oder einer einzelnen manuellen Änderung.

Die NXP-Design-Leiterplatte wurde bei Sierra Circuits aus den originalen Designdateien von NXP gebaut, auf VT47-Laminat statt des von NXP spezifizierten TU768, weil Sierra VT47 vorrätig hat. Auf ihr lief dasselbe Linux-Image wie auf den Speedrun-Mustern.

Was diese Messungen belegen

Im Vergleich in der TEM-Zelle vom 14. September zeigte die fertiggestellte Speedrun-Leiterplatte über weite Teile des Bereichs von ungefähr 250 bis 650 MHz niedrigere Messwerte als eine nach dem eigenen Referenzdesign von NXP gebaute Leiterplatte, und der Sweep vom 16. Juli zeigte dieselbe Reihenfolge. Einiges bleibt offen:

• Nur gestrahlte Emissionen. Leitungsgebundene Emissionen und Störfestigkeit (Störfestigkeit gegen gestrahlte Störgrößen, ESD, schnelle transiente Störgrößen) wurden nicht getestet.
• Leiterplatten ohne Gehäuse. Keine der beiden Leiterplatten befand sich in einem Gehäuse oder war mit den Kabeln verbunden, die ein fertiges Produkt hätte.
• Nur ein NXP-Design-Muster. Es wurde auf einem anderen Laminat gebaut als dem von NXP spezifizierten.
• Keine Isolierung der Ursachen. Die Ergebnisse zeigen nicht, welche Designunterschiede zu den niedrigeren Pegeln geführt haben.

Speedrun zeigt außerdem, warum Funktionstests, Emissionsmessungen und die Signalintegritätsprüfung getrennte Prüfungen sind. Während die Leiterplatten gefertigt und bestückt wurden, schickte Quilter das finale Design an SignalEdge Solutions zur Analyse der Signalintegrität in SIwave. Die Analyse fand eine Stelle, an der eng beieinanderliegende Durchkontaktierungen eine achtförmige Aussparung in der Massefläche hinterlassen hatten, über die eine Speicherdatenleitung (DQ) geführt war. Das wäre von Hand behoben worden, wäre es bei der Nachbearbeitung entdeckt worden.

Die Leiterplatten laufen dennoch zuverlässig unter Linux, möglicherweise weil das Speicher-Link-Training beim Booten dies ausgleicht und um die Aussparung herum genügend Masse verbleibt. Eine funktionierende Leiterplatte ist kein Maß dafür, wie viel Reserve dieser Kanal hat, daher bleibt der Befund relevant. Deshalb behandelt Quilter jedes Layout als Kandidaten, den Ingenieure prüfen und freigeben.

Was dieser Vergleich PCB-Designern sagt

• Dokumentieren Sie die gemessene finale Hardware. Halten Sie die Revision der Leiterplatte, den Lagenaufbau und die bei der Nachbearbeitung vorgenommenen Änderungen fest, damit die Leser genau wissen, welches Layout die Kurven erzeugt hat.
• Machen Sie Unterschiede zwischen Kurven nachprüfbar. Halten Sie für jede Sitzung den Betriebszustand und die Analysatoreinstellungen fest, und verwenden Sie, wo möglich, gepaarte Markerablesungen oder Kurvenexporte statt visueller Schätzungen.
• Prüfen Sie die lokale Geometrie der Bezugsflächen auch nach guten Ergebnissen auf dem Labortisch. Speedrun läuft zuverlässig unter Linux und schnitt in der TEM-Zelle gut ab, und das Problem mit der DQ-Leitung über der Aussparung trat erst in der Signalintegritätsanalyse zutage.

Wie Ken es formuliert: „Die Leiterplatte, wie sie gelayoutet ist, und vor allem der Lagenaufbau können aus EMV-Sicht über Erfolg oder Scheitern Ihres Produkts entscheiden.“ Die KI von Quilter baut PCB-Layouts um dedizierte Massebezugsflächen herum auf, typischerweise auf den äußersten Innenlagen (Lage 2, Lage N-1) des vom Nutzer definierten Lagenaufbaus, wodurch die Rückstrompfade für das Oberflächen-Microstrip-Routing über den größten Teil der Leiterplatte durchgängig bleiben. Lokale Unterbrechungen wie die oben beschriebene Aussparung müssen dennoch geprüft werden.

Um die Leiterplatte selbst zu untersuchen, laden Sie die Designdateien von Project Speedrun herunter.

Das vollständige Gespräch ansehen

Über Ken Wyatt

Ken Wyatt ist eine der maßgeblichsten Stimmen der Elektronikbranche zu EMI und EMV. Er ist Principal Consultant von Wyatt Technical Services und arbeitet seit mehr als 30 Jahren im Bereich EMV, mit Schwerpunkt auf EMI-Fehlersuche und Pre-Compliance-Tests. Nach 10 Jahren in der Luft- und Raumfahrt kam er 1986 zu Hewlett-Packard und war dort etwa 21 Jahre als EMV-Ingenieur in einem Geschäftsbereich tätig. Er entwickelte ein zweitägiges Seminar Practical EMC Design, das er weltweit bei Agilent Technologies unterrichtete, und Ben kennt ihn seit Langem als „The EMC Doctor“. Seit seinem Ausscheiden bei HP hat er Hunderten von Unternehmen bei der EMV-Charakterisierung auf dem Labortisch, bei der Fehlersuche und bei Pre-Compliance-Tests geholfen.

Ken war von 2016 bis 2018 Senior Technical Editor von Interference Technology. Er schreibt die monatliche Kolumne „Practical EMC“ für das Signal Integrity Journal und „EMC Bench Notes“ für das InCompliance Magazine. Er schrieb das EMI Troubleshooting Cookbook for Product Designers gemeinsam mit Patrick André, mit einem Vorwort von Henry Ott, und ist Mitautor des EMC Pocket Guide und des RFI Radio Frequency Interference Pocket Guide. Seine dreibändige EMC Troubleshooting Trilogy behandelt Messwerkzeuge und Sonden (Band 1), Fehlersuche bei Emissionen (Band 2) und Störfestigkeit (Band 3). Er ist Senior Life Member des IEEE und langjähriges Mitglied der IEEE EMC Society und gibt EMV-Seminare in den USA und in Europa.

Häufig gestellte Fragen

Hat Project Speedrun eine formale EMV-Prüfung bestanden?

Die Leiterplatten haben noch keine formale Konformitätsprüfung durchlaufen. Ken Wyatt, einer der führenden EMV-Berater der Branche, hat auf dem Labortisch einen Vergleich der gestrahlten Emissionen in einer TEM-Zelle durchgeführt, die er als gut geeignet für Pre-Compliance, aber nicht für eine formale Konformitätsprüfung beschreibt. Leitungsgebundene Emissionen und Störfestigkeit wurden nicht getestet.

War die Vergleichsleiterplatte ein gekauftes EVK von NXP?

Nein. Quilter hat sie bei Sierra Circuits aus den Designdateien von NXP für das i.MX 8M Mini EVK gebaut, auf VT47-Laminat statt des von NXP spezifizierten TU768. Die Messung eines werkseitig gefertigten EVK ist als Folgeuntersuchung vorgeschlagen.

Worauf bezieht sich der Unterschied von ungefähr 12 dB?

Es ist Ken Wyatts visuelle Schätzung des Abstands zwischen einem Speedrun-Muster und der NXP-Design-Leiterplatte in dem Teil des Bereichs von 250 bis 650 MHz, über den er sprach, abgelesen an einem Signal-Hound-Sweep mit 5 dB pro Division. Der Abstand variiert über diesen Bereich. Es handelt sich um eine Messung auf dem Labortisch in dBµV am Ausgang der TEM-Zelle und nicht um eine Emissionsreserve im Fernfeld.

Was zeigt dieser Test über KI-PCB-Design und EMI?

Im gezeigten Vergleich hatte die KI-entworfene Speedrun-Leiterplatte über weite Teile des Bereichs von ungefähr 250 bis 650 MHz niedrigere gemessene gestrahlte Emissionen als eine Leiterplatte, die nach dem Referenzdesign des Chipherstellers gebaut wurde. Das fertiggestellte Layout kombinierte Platzierung und Routing durch Quilter mit 38,5 Stunden Nachbearbeitung durch Ingenieure. Die Messungen belegen nicht, welche Designunterschiede das Ergebnis verursacht haben oder ob sich andere Layouts genauso verhalten würden.

Was müsste bei einem fertigen Produkt noch getestet werden?

Ein fertiges Produkt müsste anhand der jeweils geltenden Anforderungen an Emissionen und Störfestigkeit bewertet werden, mit dem vorgesehenen Gehäuse, den vorgesehenen Kabeln, Peripheriegeräten und Betriebsbedingungen. Diese Messungen auf dem Labortisch decken nur einen Teil dieser Bewertung ab.

Weiterführende Artikel

• Project Speedrun
• Teil 4: Validierung eines KI-entworfenen Computers: Betrieb unter realen Lasten
• Teil 3: Nachbearbeitung eines KI-entworfenen Computers
• Der PCB-Autorouter war die richtige Idee. Die Abschlussrate war das falsche Ziel.
• Glossar: EMI und EMV im PCB-Design · Massefläche · Rückstrompfad · Leiterplatten-Lagenaufbau · Ethernet-PCB-Design

Quellen

• Wyatt, Ken. „AI-Designed PCB vs. NXP Reference Design: EMI Test Review With Ken Wyatt.“ Interview von Ben Jordan. Quilter, 4. November 2026. YouTube-Video, 54:30.
• Nesterenko, Sergiy. „Cleaning Up an AI-Designed Computer: Refining the Layout for Production-Ready Hardware (Part 3/6).“ Quilter, 10. Dezember 2025.
• Nesterenko, Sergiy. „Validating an AI-Designed Computer: Running Under Real Workloads (Part 4/6).“ Quilter, 10. Dezember 2025.
• Wyatt, Kenneth. „Using a TEM Cell for Radiated Emissions and Immunity Troubleshooting.“ Interference Technology, 29. Oktober 2024.
• PCD&F. „New Book Helps Lower Risk of Compliance Test Failures.“ Abgerufen am 27. Oktober 2026.
• InCompliance Magazine. „Ken Wyatt.“ Abgerufen am 27. Oktober 2026.
• Altium. „Kenneth Wyatt.“ Altium Resources, Expertenprofil. Abgerufen am 28. Oktober 2026.
• IEEE. „2025 Milwaukee IEEE EMC Seminar: EMC Essentials for Product Designers.“ IEEE vTools. Abgerufen am 28. Oktober 2026.
• Signal Integrity Journal. „Kenneth Wyatt.“ Autorenprofil. Abgerufen am 28. Oktober 2026.