FreeroutingからDRCまで：GPT-6 Astraの公開PCBテスト8件

「GPT-6 Astra PCB Design」シリーズ全3回の第2回です。

公開されたレポートでは、GPT-6 Astraがいくつかのプリント基板（PCB）を配線し、KiCadとEasyEDA Proのネイティブプロジェクトを作成した様子が示されています。私たちはこの分野の動向を積極的に追っており、GPT-6 AstraをはじめとするフロンティアモデルをPCB設計に使った、記録のあるレポートを幅広く探しました。2026年10月26日時点で入手できた8件のレポートを検討しましたが、私たちの検索に表れなかったレポートが他にもあるかもしれません。各レポートは出発点となる入力も、使用を認めたツールも、検証を終えた段階も異なるため、その結果から共通の成功率を導いたり、短縮できた時間を直接比べたりすることはできません。

これらのレポートからは有意義な進歩が読み取れます。しかし、モデルの出力からエンジニアが承認できる基板にするまでにどれだけの人手がかかったかを測っているものは、一つもありません。本記事では、各レポートのワークフロー、チェック、製造の証拠、欠けている点を比較し、あわせてClaudeモデルの公開PCBテストも取り上げます。対象の基板はほとんどが小規模で単純ですが、これまでに公開されているのがこうした基板であるため、取り上げています。レポートの大半は、Quilterと同様にPCB製造や設計ツールを販売する企業によるものなので、その点を踏まえて結果をお読みください。

OpenAIは9月3日、GPT-6 Astraの発表記事で、AstraがKiCadでPCBをレイアウトする様子を15秒に凝縮したクリップを掲載しました。Astraは、Plus、Pro、Business、Enterpriseの各プランのChatGPTで利用でき、OpenAIのAPI経由でも利用できます。第1回では、このデモと、大規模言語モデル（LLM）がいまだにPCBレイアウトを苦手とする理由を取り上げました。

主な調査結果

• 配線。NextPCBのKiCadテストでは、AstraはオープンソースのFreeroutingオートルーターを使って作業を完了しました。JLCPCBの記事も同じ手法を説明していますが、そのFAQでは、配線済みレイアウトは以前のタスクから再利用したものだとしています。NextPCBは、この方法で約12分で配線済みの基板を得ましたが、KiCadのインターフェースだけを使った場合は1時間でトレースセグメント3本にとどまりました。FreeroutingをインストールせずにGitHubユーザーのcyjjjj-21が実施したテストでは、AstraがKiCad自体のツールで2層のKiCadデモ基板を配置・配線し、未接続アイテムゼロで完了しました。
• チェック。JLCPCBの2層アンプは、設定されたルールの下でKiCadの電気的ルールチェックとデザインルールチェックに合格しましたが、9つのチェックカテゴリーは無視されていました。この基板は製造されていません。
• 製造された基板。Cherry Blossom（AI PCB設計ツールを販売）は、Astraで設計した基板が製造されたと主張している唯一の情報源ですが、どの基板についても詳細を示していないため、この主張は検証できません。LLMが設計し、製造されて実際に動作した基板として私たちが見つけた唯一の記録は、Claude Fable 5で設計された小型基板です。Astraによるものとされる組み立て済みのギガビットスイッチの写真が、10月25日に記事を伴わずにXに投稿されました。
• ほかのモデル。OpenAIは9月29日にGPT-6.1 Solをリリースしましたが、期待されていたGPT-6.1 Astraはリリースしていません。その後、JLCPCBはEasyEDA ProでClaude Opus 5.5をテストしています。
• 欠けている点。これらのテストの基板は比較的単純で、層数は2〜6層です。JLCPCBのアンプは2層で44 x 34 mm、cyjjjj-21のテストのデモ基板は2層で63個のフットプリント、GoFlyのフライトコントローラーは6層です。モデルの実行後、基板にエンジニアの作業が何時間必要だったかを明記しているテストはありません。

GPT-6 Astraの公開PCBテスト8件の概要

2026年10月26日時点で入手できる版に基づき、9月3日のAstraリリース以降に公開されたレポートを検討しました。対象としたのは、GPT-6 Astraで行った具体的なPCB設計作業を説明する、公開された記事、リポジトリ、または動画です。記事を伴わないソーシャルメディアの投稿は対象外としました。各レポートは読みましたが、設計ファイルの確認やテストの再実行はしていないため、表には各レポートの記載内容をそのまま記録しています。

8件のレポートが測っているものは同じではありません。NextPCBは1枚の基板で2回の配線を試み、JLCPCBは同じアンプについて2本のレポートを公開し、Cherry Blossomは40枚の基板について1つの結果を報告しています。5件はPCB設計に利害関係を持つ企業によるもので、3件はGitHub、YouTube、Tindie Blogに投稿されたものです。最後の列の「製造なし」はレポートがそう明記していることを、「製造は報告なし」はレポートに記載がないことを意味します。

これらのレポートは作業の異なる段階を扱っています。基板の配線、ネイティブプロジェクトの回路図とレイアウトの整合、有効にしたチェックへの合格、そして製造した基板の報告です。ある段階での結果は他の段階には当てはまらないため、8件のレポートをまとめて、AstraのPCB設計能力を測る単一の指標にすることはできません。

配線結果はツールチェーンで決まる

NextPCBのテストでは、NextPCBの技術責任者であるHubert Hu氏が、部品配置済みのKiCad基板をAstraに渡しました。Astraはその基板をFreerouting（KiCadプラグインとして利用できるオープンソースのオートルーター）にエクスポートし、結果をインポートしました。「約12分後、Astraは配線済みの基板を作り上げた」とのことです。外部ツールを使わず、マウスとキーボードで配線させた場合、1時間後にHu氏が停止した時点でAstraは「短いトレースセグメントを3本完成させただけだった」といいます。NextPCBは「1枚のPCBでの2回の実行は、包括的なベンチマークではない」と付け加えています。

JLCPCBのKiCadプロジェクトでは、Astraが「重要な電源、ブートストラップ、スイッチングの接続」を保護したうえで、Freeroutingを実行して「残りの低電流ネットを完成させた」と説明しています。同プロジェクトのFAQは、配線済みレイアウトは「以前のアンプのタスクから流用し、そのまま再利用した」と補足していますが、その以前の基板を誰が、あるいは何が配線したのかは述べていません。

GitHubユーザーのcyjjjj-21が投稿したテストは、Freerouting、KiCad MCPサーバー、KiCadスキルのいずれもインストールしていない状態でAstraが何をしたかを示しています。このテストのREADMEは中国語で書かれており、私たちはAI翻訳を使って読みました。Astraは、KiCadに同梱されているPICプログラマーデモ（63個のフットプリントと111本のネットを持つ、ほぼスルーホール部品で構成された2層基板）の回路図から出発し、KiCad 10.0.6で基板外形を描いて部品を配置しました。配置には一部KiCad自体の配置ツールを使っています。続いてKiCadの「Attempt Finish Selected (Autoroute)」コマンドとインタラクティブルーターで基板を配線し、未接続アイテムを125件からゼロにしました。DRCとERCではエラーも警告も報告されませんでしたが、DRCのチェック4件とERCのチェック3件を無視するプロジェクト既存の設定はそのまま残されていました。Astraは実行中にKiCadのリファレンスレイアウトを一度も見ていません。図1のとおり、完成したレイアウトは面積が約21%大きく、トラックセグメントは多く、ビアは少なくなっています。作者は、この記事は実際に1回実行した記録であり、統制されたベンチマークとして読むべきではないと述べています。また、この基板は製造されていません。

配線作業をオートルーターに任せるのは、エージェントとして妥当な選択です。LLMは通常、必要に応じて特定のタスクを専用ツールで処理します。しかしそれは、昔からあるオートルーターの議論に私たちを引き戻します。すべて接続された基板でも、要件を満たさないことがあります。だからこそ私たちは、どのルーターにとっても完了率は間違った目標だと論じてきたのです。

DRCがクリーンでも、対象は有効にしたルールだけ

JLCPCBのKiCadの記事は最も詳細です。Astraは記録された6回のプロンプトを通じて、12 VのステレオD級アンプを求める4行の要件を、44 x 34 mmの2層基板を持つネイティブのKiCadプロジェクトに仕上げました。KiCad 10.0.4は「設定されたルールの下でERC違反0件、DRC違反0件を報告」し、JLCPCBは無効にした項目を挙げています。コートヤードの欠落などのデザインルールチェック（DRC）のカテゴリー5つと、SPICEモデルの問題などの電気的ルールチェック（ERC）のカテゴリー4つです。これらは無効にしたチェックのカテゴリーです。その数は基板にいくつ欠陥があるかを示すものではなく、スキップしたチェックが重要かどうかはこのアンプの要件次第です。KiCadが検出した回路図との整合性の問題46件はソースデータ側で修正され、ルールの除外は追加されていません。また、JLCPCBはこの基板が「製造も組み立ても測定もされていない」と明記しています。

EasyEDA Proの続編記事では、同じ配線済みアンプをEasyEDA Proにインポートしました。最初のネイティブチェックでは「120個のPCBパッドにかかわる50件の関連付けの不一致が報告」されました。繰り返し使われた部品がライブラリ名を共有していたため、本来は別々であるべきフットプリントが統合されていたのです。フットプリントに固有の名前を付けるとエラーは解消し、JLCPCBは「この基板はソフトウェア上のチェックに合格しただけだ」と記しています。

AIオートルーターを販売するDeepPCBは、Astraが設計した基板をレビューしました。この基板は、Microduckロボット用の4層・70 x 60 mm、ネット数27本のコンピュートモジュールで、1つのプロンプトからAstraに設計させたユーザーによるものです。Astraの版は5種類の配線幅を使いながら、ネットクラスは1つだけで、「デフォルトの0.2 mm。何も割り当てられていない」状態でした。KiCadでは、ネットクラスの幅は配線時のデフォルト値であり、配線を特定の幅に制限するにはカスタムルールが必要です。DeepPCBの記事は、この基板にカスタムルールがあったかどうかを述べていません。Astraはまた、32個のビアのうち9個を部品のパッド内に配置しました。これはビアインパッドと呼ばれる手法で、DeepPCBによれば、この基板は充填・キャップ付きビアのプロセスを前提とすることになります。記事はその後、DeepPCB自身のツールで基板を再配線し、2つの版を比較しています。この比較はDeepPCBのルーターを測るものなので、本記事では取り上げません。記事では、どちらの版についてもDRC、インピーダンス、製造の結果は報告されていません。

違反ゼロのDRCとは、有効にされてファイルに書き込まれたルールに基板が合格したという意味です。この点はJLCPCBのEasyEDAの記事も指摘しています。すべての要件がルールとして取り込まれていたか、インピーダンス、戻り経路、デカップリングを誰かが確認したかについては、別途レビューが必要です。

その他のLLMのPCBテスト

AIの世界ではいつものことですが、Astraのリリース後の数週間で多くのことが変わり、OpenAI、Anthropic、Meta、Googleがいずれも新しいモデルをリリースしました。どの発表もPCB設計には触れていません。これまでのところ、新しいモデルの中で公開されたPCB設計テストがあるのはClaude Opus 5.5だけで、それ以前のClaudeモデルであるFable 5は、製造されて電源投入まで済んだ基板を設計しています。

EEBench（AIモデルの回路設計能力をシミュレーションで評価するベンチマークで、基板レイアウトは含まない）では、10月14日の更新時点で、Claude Opus 5.5がextra-highのエフォート設定で75.0%を記録して首位、Astraが69.3%で2位です。上位6件の誤差範囲は重なっています。EEBenchは、電子設計ツールを開発するatopileが構築し、資金を提供しています。このベンチマークが何を測っているかは第1回で解説しています。

その後、JLCPCBはClaudeにも同種のプロジェクトを試しています。10月13日のテストでは、EasyEDA ProでClaude Opus 5.5とClaude Codeを使い、47個の部品とCH32V006マイコンを搭載した2層・71.1 x 50.8 mmの部品テスターを製作しました。Freeroutingが443本のセグメントと28個のビアで33本のネットすべてを接続し、ネットリストを読み戻すことで6か所のグランド接続の欠落が見つかり、最終チェックではエラーはゼロでした。10月14日のKiCadプロジェクトでは、モデルのバージョンが明記されていないClaude Codeが、KiCad MCPサーバーを介して2層・63 x 33 mmのXL4015降圧コンバーターを再設計しました。サーバーにオートルーターがなかったため、ClaudeはPythonで基本的なA*グリッドルーターを書きました。ピンごとのネットリスト比較によって、KiCadのERCが警告としてしか示していなかったISENSEネットとISETネットの間のショートが見つかりました。どちらの基板も製造されていません。

Claude Fable 5で設計された基板は、製造と立ち上げまで到達しています。A6M-Zeroブログの著者は、KiCad MCPサーバーを介してKiCadで作業し、RP2350マイコンと1.54インチの電子ペーパーディスプレイ用の4層・31.8 x 37.32 mmの基板をFable 5に設計させました。JLCPCBが5枚の基板を130ユーロで製造・実装し、基板はノートPCに接続するとすぐに認識されました。電子書籍リーダーやストップウォッチなど、著者のテストアプリも動作します。ただし、途中で手助けが必要でした。Freeroutingが49本の接続を未配線のまま残したため、Claudeがオートルーターを使わずにそれらを配線しました。同僚の提案で実行したDRCでは65件のエラーが見つかり、著者がそれをモデルに戻しました。また、2つの部品はパッケージのパッドが合わず、著者がJLCPCBに注文をアップロードする際に気づきました。Wccftechの報道によると、このプロジェクトにかかったAPIクレジットは約450ドルです。

GPT-6.1 Solの公開されたレイアウトテストは、まだ見つかっていません。

公開テストだけでは全体像はわからない

これらのレポートで説明されている基板は、小規模か単純です。JLCPCBのアンプは2層で44 x 34 mm、DeepPCBがレビューしたMicroduckのコンピュートモジュールは4層でネット数27本、cyjjjj-21のテストではほぼスルーホール部品で構成されたKiCadの2層PICプログラマーデモを使っています。最も層数が多いのはGoFlyのフライトコントローラーで、6層です。NextPCBとCherry Blossomは基板について説明しておらず、Tindie Blogの記事には層数の記載がありません。上記のClaudeのテストを含め、外付けのDDRメモリ、BGAパッケージ、インピーダンス制御された差動ペア、PCIeやEthernetなどの高速インターフェース、RF回路を備えた基板を説明しているレポートはありません。Tindie Blogの基板は既製のESP32-S31モジュールを使っており、その周囲のアンテナのキープアウトにはまだ手直しが必要だと著者は述べています。2人の著者は、自分の基板が単純であることを認めています。cyjjjj-21は、ほぼスルーホール部品で構成された2層基板の結果は、高密度のBGA、高速、RF、複雑な多層の基板には当てはめられないと書いており、A6M-Zeroの著者はFable 5の基板について次のように述べています。「決して複雑なPCBではない」

私たちが検討したレポートの中で、Astraで設計した基板が製造されたと主張しているのは1件だけで、それを検証する方法はありません。AIを組み込んだブラウザベースのPCB設計ツールを販売するCherry Blossomは、Astraを使ってドローン、ロボティクス、センサー向けの自社基板40枚を設計したとしており、自社の検証ゲートを経たうえで、その97%が製造から戻ってきた時点で「初回から動作し、作り直しは不要だった」と述べています。記事には基板の写真、回路図、レイアウトがなく、層数、サイズ、部品数も、どのような基板だったかの一覧もありません。どの製造業者がいつ基板を製造したのかも、「動作する」ことをどう確認したのかも説明していません。97%がどう数えられたのかも示されておらず、40枚の97%は整数になりません。このレポートは単なるマーケティング上の主張として完全に除外することも考えましたが、このテーマに関連して目にする機会があるため、網羅性を考えて含めることにしました。

10月25日、OpenAIで特別プロジェクトに携わるPeter Bowman-Davis氏が、自身のXアカウントに写真を投稿しました。写っているのは、MicrochipのKSZ9477スイッチチップを中心に構成され、シルクスクリーンにOpenAIのロゴが入った5ポートのギガビットEthernetスイッチで、キャプションは「Astra gigabit network switch.」です。写真には、ネットワークケーブルが挿さってリンクランプが点灯した組み立て済みの基板が写っており、ポートが接続をネゴシエートしたことがわかります。ただし、投稿はスループットやその他のテストについては報告していません。返信でAstraが完全に設計したのかと聞かれると、同氏はうなずく猫のGIFで答え、レイアウトのスクリーンショットを共有する前に確認が必要だと述べました。記事を伴わないソーシャルメディアの投稿であるため表には含めていませんが、Astraによるものとされる、組み立てられて通電した基板を私たちが見たのはこれが初めてです。同氏は10月13日の投稿で、LLMによるPCBレイアウトに使っている構成を説明しています。KiCadのPythonインターフェースであるKiPyとコンピューター操作ツールで駆動するKiCad 10.99のナイトリービルドを使い、オートルーターは使わず、部品は1つずつまたは小さなグループで配置し、配線ルールはプロンプトに書き込むというものです。このやり方では、ネット数が100以上の基板で実行時間が数時間から数十時間に及ぶことがあると同氏は書いています。

後処理にかかった時間を示したレポートはありません。JLCPCBは行った修正を列挙していますが、Astraの出力から製造に回せる基板にするまでにどれだけ時間がかかったかを示したレポートはありません。エンジニアは、当社のツールを含め、どのレイアウトツールを評価するときもこの数字を求めます。ツールでどれだけ時間を節約できるかが、この数字で決まるからです。これらのレポートの中で最も近い数字は推定値です。Astraの基板にまだ9本の未配線ネットが残っていたGongyu Su氏は、Tindie Blogに次のように書いています。「通常なら初期設計にかける時間の、優に半分以上をすでに節約できる」

Altium Designerでの動作を見たいというエンジニアの声もあります。GHI Electronicsのフォーラムで、GPT-6は「単純なPCBなら配線できる」という投稿に対し、あるユーザーは次のように返信しています。「これをAltiumの中で見てみたい」

AI PCBレイアウトのテストに問うべき5つの質問

これらは設計レビューですでに問われている質問であり、私たちはQuilterを含むすべてのレイアウトツールにこれを当てはめています。

• 出発点は何だったか？回路図、外形、層構成、制約、そして事前に配置または配線されていたもの。
• モデルはどのツールを使えたか？ECADツールとそのバージョン、インターフェース（GUI、MCPサーバー、スクリプト）、そしてオートルーターの有無。
• 何が検証されたか？DRCとERCの設定、実行前や実行中に無効にしたチェック、ルールセット外の要件、そして物理的なテスト。
• 人手はどれだけかかったか？セットアップ、監督、修正、失敗した実行、レビュー、そして承認できる基板になるまでの合計時間。
• 第三者が確認・再現できるか？公開されたファイルとレポート、複数回の実行や複数枚の基板、そして失敗例。

どの公開レポートも、このリストの一部にしか答えていません。JLCPCBは最初の3つに詳しく答え、基板は製造していないと明言しています。cyjjjj-21によるブラインド配線テストは、無効にしたDRCとERCのチェックを列挙しています。NextPCBとDeepPCBはDRCの結果を報告しておらず、後処理にかかった時間を示したレポートは1件もありません。第3回では、私たち自身のAstraの実行について同じ5つの質問に答えます。

これらのテストからわかる、フロンティアモデルとPCB設計の現状

フロンティアモデルは今やECADツールを十分に操作でき、単純な基板なら、要件や回路図から、設定したチェックに合格するネイティブプロジェクトまで進めることができます。モデルが担っているのは主にワークフローの実行、つまりプロジェクトのセットアップ、他のツールの呼び出し、結果の読み戻しです。銅そのものは、ほとんどの場合モデルが呼び出すオートルーターが生み出しているため、これらのレポートにおける配線品質は、そのルーターとファイルに書き込まれたルールに左右されます。

自分の出力をネットリストと照合する習慣は、これらのレポートの中で最も有望なものです。この照合によって、JLCPCBの部品テスターと降圧コンバーターのプロジェクトでエラーが見つかりました。こうしたチェックを示しているレポートは、クリーンなDRCだけのレポートよりも信頼できる根拠になります。

進歩は特定のモデルに限られません。LLMが設計し、製造されて実際に動作した基板として唯一記録されているのはClaudeモデルによるもので、Claude Opus 5.5は現在、EEBenchでAstraを上回るスコアを記録しています。モデル間の結果は今後も入れ替わり続けるため、レポートはモデルの周囲にあるツールやチェック、そして誰が出力をレビューしたかで判断してください。

高密度・高速の基板でこの手法が通用するのか、エンジニアの作業時間をどれだけ節約できるのかは、まだどのレポートからもわかりません。そうした基板をテストしたレポートも、時間を数えたレポートもないからです。

次回：Altiumの8層DDR基板でGPT-6 Astraを試す

私たちは、これらのテストが扱っていない種類の基板でAstraを試したいと考え、Project Speedrunのシステムオンモジュールで実行しました。これはNXP i.MX 8M MiniのBGAとLPDDR4メモリを搭載した8層の高密度相互接続（HDI）基板です。Astraは、Altiumのオートルーターをオフにした状態で、コンピューター操作ツールを介してAltium Designerで作業しました。結果、コスト、実行のタイムラプスは第3回で紹介します。図2は、実行開始から約3時間後のAltium Designer上の基板です。細い直線はラッツネストで、Altiumがまだ未配線として表示していた接続です。

Quilterが同じ基板をどのようにレイアウトしたかは、Project Speedrunの設計ファイルをダウンロードしてご確認ください。

よくあるご質問

GPT-6 AstraのPCBレイアウトをテストした例はありますか？

はい。NextPCBとJLCPCBがKiCadでテストし、JLCPCBはプロジェクトをEasyEDA Proに移しました。DeepPCBはユーザーがAstraに設計させた基板をレビューし、Cherry Blossomは40枚の基板でAstraを使ったとしています。さらに、6層のドローン用フライトコントローラーを含む3件のKiCadでの実行が、GitHub、YouTube、Tindie Blogに投稿されています。Cherry Blossomは基板が製造されたとしていますが、詳細を示していないため、その主張は検証できません。10月26日時点で、私たちが検討したレポートの中に、DDRメモリ、BGAパッケージ、高速インターフェース、RF回路を備えた基板を説明しているものはありません。

GPT-6 AstraはFreeroutingを使いますか？

NextPCBのKiCadテストでは使いました。Astraは基板をFreeroutingにエクスポートし、約12分で配線結果を得ました。KiCadのインターフェースだけに限定すると、1時間でトレースセグメント3本しか描けませんでした。JLCPCBの記事は、Freeroutingが低電流ネットを完成させたとしていますが、そのFAQでは配線済みレイアウトは以前のタスクのものだとしています。GitHubユーザーのcyjjjj-21がFreeroutingをインストールせずに実施したテストでは、AstraはKiCad内蔵の自動配線コマンドとインタラクティブルーターを使い、未接続アイテムゼロで完了しました。

DRCに合格すれば基板は動作しますか？

いいえ。DRCに合格したということは、有効にされて設計ファイルに書き込まれたチェックを基板がクリアしたという意味です。JLCPCBのAstra基板は、9つのチェックカテゴリーを無視した状態で違反ゼロと報告され、一度も製造されていません。インピーダンス、戻り経路、デカップリングには個別のチェックが必要で、その後にベンチテストも必要です。

GPT-6 AstraのPCBテストを公開したのは誰ですか？

JLCPCBとNextPCBはPCB製造を、DeepPCBとCherry BlossomはAI設計ツールを販売しています。各レポートには誰が実施したかが書かれており、いくつかは自らの限界も明記しています。残りの3件の実行はGitHub、YouTube、Tindie Blogに投稿されたもので、いずれもスポンサーを開示していません。

GPT-6 Astraの新しいバージョンはありますか？

いいえ。10月26日時点で、期待されていたGPT-6.1 AstraをOpenAIはリリースしていません。OpenAIは9月29日にGPT-6.1 Solをリリースし、これを「5分の1の価格でAstraに迫る知能」と説明しています。レイアウトを含まない回路設計ベンチマークであるEEBenchでは、現在、extra-highのエフォート設定のClaude Opus 5.5が75.0%対69.3%でAstraを上回っており、JLCPCBはすでにEasyEDA ProでOpus 5.5を使ったPCBテストを行っています。

関連記事

• 第1回：LLMはPCBを設計できるのか：GPT-6 AstraとAIによるPCBレイアウト自動化
• 第3回：AltiumでのGPT-6 Astra：8層基板での62時間
• PCBオートルーターというアイデアは正しかった。間違っていたのは「完了率」という目標だった。
• 用語集：オートルータ · KiCad · デザインルールチェック（DRC） · 電気的ルールチェック（ERC） · Freerouting · KiCad MCPサーバー

参考文献

• A6M-Zero.「This PCB Is Brought to You by Fable 5」2026年9月4日。
• Anthropic.「Introducing Claude Opus 5.5」2026年9月22日。
• Arnaud and Anass.「Can GPT-6 Astra Design a PCB? We Ran It on 40 Boards」Cherry Blossom、2026年9月5日、2026年10月1日更新。
• Bowman-Davis, Peter (@0x50484244).「A few KiCAD <-> LLM PCB layout tips from personal experience.」X、2026年10月13日。
• Bowman-Davis, Peter (@0x50484244).「Astra gigabit network switch.」X、2026年10月25日。
• Cohen, Alain-Sam.「GPT-6 Astra Designed the PCB. DeepPCB Routed It Better」DeepPCB、2026年9月6日、2026年9月8日修正。
• cyjjjj-21.「gpt6-astra-kicad-blind-routing」GitHubリポジトリ、2026年9月5日。中国語。
• EEBench.「Can AI Design Circuit Boards Yet?」2026年9月4日。
• EEBench.「EEBench Leaderboard」2026年10月14日更新。2026年10月20日閲覧。
• GHI Electronics Forum.「GPT6 for PCB Development」2026年9月7日。
• GoFly.「GPT-6 Astra 全自动设计 FPV 飞控 PCB，从原理图做到 F405 六层板」［GPT-6 Astraが回路図からF405の6層基板まで、FPVフライトコントローラーのPCBを全自動で設計］。YouTube動画、2026年9月5日。
• Google.「Gemini 4 Argon Comes to the Gemini App」The Keyword、2026年10月13日。
• JLCPCB.「Claude Code PCB Design: Can It Build a Real Board in EasyEDA Pro?」2026年10月13日。
• JLCPCB.「GPT-6 Astra PCB Design in EasyEDA Pro: What Worked, What Failed, and What We Learned」2026年9月15日、2026年9月28日更新。
• JLCPCB.「GPT-6 Astra PCB Design in KiCad: From Brief to Verified Native Project」2026年9月14日、2026年9月28日更新。
• JLCPCB.「KiCad MCP: How to Design a PCB with Claude Code [Step-by-Step]」2026年10月14日。
• KiCad.「PCB Editor」KiCad 10.0 Reference Manual。2026年10月21日閲覧。
• Malik, Aisha.「OpenAI Launches GPT-6.1 Sol, Says It Nearly Matches GPT-6 Astra and Costs Less」TechCrunch、2026年9月29日。
• Meta AI Research.「Muse Wonder: A Frontier Model for Personal and Professional AI Agents」2026年10月12日。
• OpenAI.「GPT-6 Astra: A New Generation of Intelligence」2026年10月15日閲覧。
• OpenAI.「Introducing GPT-6 Sol and Luna」2026年10月16日閲覧。
• OpenAI.「Introducing GPT-6.1 Sol」2026年10月16日閲覧。
• Quilter.「Can LLMs Design PCBs? GPT-6 Astra and AI PCB Layout Automation」2026年9月8日。
• Quilter.「The PCB Autorouter Was the Right Idea. Completion Rate Was the Wrong Target」2026年6月3日。
• Sohail, Omar.「Claude Fable 5’s Capabilities in PCB Design Might Be Limited, but One Person Shows It’s Actually Possible by Showing Off a Custom Board Made Entirely by AI, at a Cost」Wccftech、2026年9月11日。
• Su, Gongyu.「I Designed a KiCad PCB with GPT-5.6 and GPT-6 — and It Changed How I Think About Hardware Design」Tindie Blog、2026年9月8日。
• Zheng, Carmen.「Can GPT-6 Astra Automate PCB Routing? Don’t Panic, AI Isn’t Replacing PCB Designers Yet」NextPCB、2026年9月。