PCB設計におけるビアスタブ：共振、挿入損失のヌル、バックドリリング

要点

ビアスタブとは、めっきスルーホールビアのバレルのうち、信号が配線パターンへ移る層より先に延びている未使用の部分です。スタブは開放端の伝送線路として振る舞い、その長さが4分の1波長に等しくなる周波数では、反射波が信号を打ち消して挿入損失に深いヌルを生じさせます。目標データレートに対する最大スタブ長は、第7高調波基準とBogatinの経験則という2つの経験則で決まります。112G PAM4リンクでは、どちらも上限をおよそ5〜6 milとしています。スタブはコネクタのパッド、エッジフィンガーのワイプ位置より先の銅、プレスフィットピンにも潜んでおり、30 Gbps以上のチャネルでビアスタブを短くする標準的な方法がバックドリリングです。

• スタブ長が共振周波数を決める。実効Dkが6.16で長さ100 milのスタブは、約11.9 GHzで共振します。270 milのバックプレーンのスタブでは最初のヌルが4.4 GHz付近に現れ、5 GHzのナイキスト周波数に十分近いため、10 Gbps NRZ信号のアイが閉じてしまいます。
• データシートのDkではなく、ビア構造の実効Dkを使う。バレルとプレーン層の間の余分な容量によって、実効Dkは高くなります（この例では、公表値3.65に対して6.16）。公表値を使うと、実機で観測されるよりも高い共振周波数が予測されてしまいます。
• 112G PAM4では2つの経験則の結果が一致する。112 Gbpsのビットレートではなく56 GBdのシンボルレートを使うと、第7高調波基準では最大スタブ長が6 mil、Bogatinの経験則では5.3 milとなります。
• 隠れたスタブも確認が必要。誤った側から配線を引き込んだコネクタのランドパッド、エッジフィンガーのワイプ位置より先に残る銅、上層や中間層で信号を引き出すプレスフィットピンは、いずれも高いデータレートでは終端されていないスタブとして働きます。
• ビアスタブの標準的な対策はバックドリリング。ビアを反対側から再度穴あけして未使用のバレルを取り除き、30 Gbps以上のチャネルが求める5〜10 milの範囲までスタブを短くします。そのぶん製造コストは増えます。本シリーズの第2回で詳しく取り上げます。

マルチギガビットのデータレートでは、ビアスタブのような小さな幾何構造でさえシグナルインテグリティを損なうことがあります。ビアスタブとは、めっきスルーホールのバレルのうち、信号が配線パターンへ移る目的の層より先に延びている、未使用で開放端の部分です。この寄生構造は終端されていない伝送線路として働き、電気エネルギーを主チャネルに反射して戻すことで問題を引き起こします。共振周波数では、これらの反射が弱め合う干渉を起こし、挿入損失にヌルを生じさせてアイパターンを潰してしまいます。本稿では、スタブによる共振の物理を検討し、最大許容スタブ長を計算するための業界で広く使われている2つの経験則を紹介したうえで、レイアウトエンジニアが見落としがちな、部品パッドやコネクタの形状に潜む「隠れたスタブ」を取り上げます。最後に、製造面での標準的な対策であり、本シリーズの第2回で詳しく扱うバックドリリングを紹介します。

物理的背景：ビアスタブが高速信号の大敵である理由

信号を内層へ落とす貫通ビアでは、遷移点より下に金属の円筒がぶら下がったまま残ります。

高速設計では、このビアスタブは開放端の伝送線路として働きます。信号がスタブの分岐点に達すると、エネルギーの一部は目的の配線に沿って進み、残りはスタブを下っていき、開放端で跳ね返って戻ってきます。その様子を図2に示します。

上の図は、4分の1波長のスタブによって、反射信号（水色で表示）が分岐点に戻るまでに180度の位相シフトを蓄積する状況を示しています。その結果、この逆位相の反射は目的の経路上の主信号（青で表示）と弱め合うように干渉し、実質的に主信号を打ち消してしまいます。

具体的には、スタブを下っていく信号成分は、その4分の1波長の距離（L_stub=λ/4）で90度の位相シフトを蓄積します。開放端ではインピーダンスが無限大となる境界条件により、電圧は100%同相で反射します。スタブを戻る途中でさらに90度シフトするため、反射波は主信号に対してちょうど180度の逆位相で分岐点に戻ってきます。この正反対の位相関係によって信号は完全に打ち消し合い、挿入損失のスペクトルには深いノッチフィルタのような特性が現れます。図3の左のグラフは、270 milの長いスタブをもつバックプレーンチャネルの挿入損失のシミュレーション結果を、右の図は対応する10 Gbpsのノンリターントゥゼロ（NRZ）信号のアイパターンを示しています。

この長いスタブは、約4.4 GHzと、それに続く奇数次高調波（13.2 GHzに3次高調波が見える）に4分の1波長共振のヌルを生じさせます。基本波のヌルが10 Gbps信号の5 GHzのナイキスト周波数の近くに現れるため、アイは完全に閉じてしまいます。

スタブ長からビアスタブの共振周波数を計算する

スタブ長が目標データレートを脅かすかどうかを判断するには、共振周波数がどこに来るかを見積もる必要があります。この計算を説明するために、厚いPCB層構成の高速チャネルで、層の遷移によって長さ100 mil（2.54 mm）のビアスタブが生じ、その周囲の実効誘電率がDk_eff=6.16である場合を考えます。

共振周波数を求めるには、まずPCB内での信号の伝搬速度vを計算する必要があります。信号は真空中の光速（c=3×10⁸ m/s）に比べて遅くなり、その度合いは次の関係式のとおり、周囲の材料の実効誘電率によって決まります。

\[ v = \frac{c}{\sqrt{Dk_{eff}}} = \frac{3 \times 10^{8}\ \text{m/s}}{\sqrt{6.16}} \approx 1.21 \times 10^{8}\ \text{m/s} \]

式1

スタブの物理長L_stubが信号の波長の4分の1（𝜆/4）に等しくなると、弱め合いによる打ち消しが起こります。したがって、共振周波数における波長は次のとおりです。

\[ \lambda = 4 \times L_{stub} = 4 \times 2.54\ \text{mm} = 10.16\ \text{mm} = 0.4\ \text{inches} \]

式2

信号速度と波長が求まれば、次の関係式から共振周波数を求めることができます。

\[ f = \frac{v}{\lambda} = \frac{1.21 \times 10^{8}\ \text{m/s}}{10.16 \times 10^{-3}\ \text{m}} \approx 11.91\ \text{GHz} \]

式3

まさにこの周波数で弱め合いの共振ノッチが生じ、伝送される信号は大きく減衰します。11.91 GHzは信号が完全に打ち消され、電力がゼロになるヌルそのものですが、スタブのノッチフィルタは裾野が広いため、それよりずっと低い周波数から大きな劣化が始まります（図3を参照）。この減衰がどこで致命的になるかを見積もるには、主要な指標である第7高調波基準を評価する必要があります（Simonovich 2017）。

スタブ長を目標データレートに換算する：第7高調波基準

設計者にとって第一に必要な指標は共振周波数そのものではなく、チャネルが目標データレートに対応できるかどうかです。ビアスタブの真の3 dB帯域幅を定量化するにはフルウェーブの電磁界（EM）シミュレーションが必要なため、エンジニアは実用的な経験則として第7高調波基準を使います。この指針では、最初の共振ヌルがナイキスト周波数の7次高調波と同じかそれより上に来なければならないとしています。そうすることで、ノッチフィルタの広い減衰の裾を十分遠くへ追いやり、信号の立ち上がり時間を左右する重要な5次高調波を保つことができます。

数値例と同じ手順に従い、式1〜3を組み合わせると、共振周波数の一般的な関係式が得られます。

\[ f_o = \frac{c}{4 \times L_{\text{stub}} \times \sqrt{Dk_{\text{eff}}}} \]

式4

光速cを11.8インチ/ns、スタブ長L_stubをインチ単位とすると、この式は共振周波数f_oをGHz単位で与えます。共振周波数をナイキスト周波数の7倍と等しいとおくと、次のようになります。

\[ f_o = 7 \times f_{\text{Nyquist}} \]

式5

ナイキスト周波数はボーレートの半分なので、次式が得られます。

\[ f_o = 7 \times \left(\frac{\text{Baud}}{2}\right) = 3.5 \times \text{Baud} \]

式6

式4と式6を等しいとおくと、L_stubを表す式が得られます。

\[ L_{\text{stub}} = \frac{0.84}{\text{Baud} \times \sqrt{Dk_{\text{eff}}}} \]

式7

この式におけるBaudの単位はギガボー（GBd）、すなわち毎秒ギガシンボルです。具体例として、112Gの4値パルス振幅変調（PAM4）リンクを考えてみましょう。各シンボルが2ビットを運ぶため、112 Gbpsのデータレートには56 GBdのシンボルレートが必要で、ナイキスト周波数は28 GHzとなります。Dk_eff=6.16とすると、式7から次の値が得られます。

\[ L_{\text{stub}} = \frac{0.84}{56 \times \sqrt{6.16}} = 0.0060\ \textit{inches} = 6\ \textit{mils} \]

式8

この値は、4分の1波長共振ヌルによる破壊的な影響から信号を切り離すために必要な最大許容スタブ長を表します。従来の貫通ビアでは、残りのスタブを約6 milに抑えることは、先端のPCB製造でも物理的な限界に迫る難しさです。一般的な商用製造の公差では5〜10 milの範囲のスタブが残ることが多く、112G PAM4以上で第7高調波基準を守ることが大きな課題であることがわかります。

第7高調波基準の重要なポイント

第7高調波基準にはいくつかの微妙な原理が含まれています。こうした中核となる概念を一つずつ分解すると、手法全体をはるかに直感的に理解できます。

ナイキスト周波数とは何か

この手法では、共振周波数をナイキスト周波数の7倍と等しいとおきます。高速デジタル通信において、ナイキスト周波数はシンボルレート（ボーレート）の半分と定義されます。ナイキストのパルス整形定理から導かれ、所定のレートで独立したパルスを符号間干渉（ISI）なしに伝送するのに必要な最小帯域幅を表します。急峻なパルス遷移が高周波成分を含むため、デジタル信号の実際の電力スペクトルはこの周波数をはるかに超えて広がりますが、ナイキスト周波数は高速リンクの帯域幅要件を分析するうえで便利な指標です。

なぜ7次高調波なのか

ビアスタブの共振ヌルに関する「7次高調波」の経験則は、基本的な物理法則ではなく、信号の立ち上がり時間の特性を保つために設けた実用的なシグナルインテグリティ上のマージンです。デジタル信号のエネルギーはナイキスト周波数をはるかに超えて広がっており、急峻な立ち上がりエッジと立ち下がりエッジを保つには、ナイキスト周波数のおよそ5倍までの周波数成分を損なわずに残す必要があります（Bogatin 2014a）。ビアスタブが生む共振ヌルは奇数次高調波で繰り返し現れるため、最初のヌルを7次高調波以上に置けば、ノッチは重要な5次高調波の帯域より安全に上に保たれます。これらの高い周波数が減衰すると、エッジがなまり、アイパターンが閉じてしまいます。

実効Dkが公表値を上回るのはなぜか

ビア構造の実効誘電率Dk_effは、ビアのバレルとそれが貫通するプレーン層との間に余分な容量が生じるため、一般に材料のバルクDkより高くなります（たとえば、公表されたDkが3.65であるのに対して6.16）。積層材のデータシートに記載されるのは通常、z軸方向（厚さ方向）に測定したバルクDkの値であり、垂直なビア構造がx-y平面で受ける実効Dkではありません。垂直なビアは複雑な3D構造で、小さなアンチパッドのクリアランスがバレルとプレーン層の間に電界を集中させるため、同等の伝送線路よりも単位長さあたりに多くの電荷を蓄え、より高い実効誘電率を示します。この高い値がスタブ内の信号伝搬を遅らせ、弱め合いの共振ヌルをより低く、より危険な周波数へと移動させます。そのため、スタブ長の式に一般的な公表Dkを使うと、予測される共振周波数は実機で実際に観測される値よりも高くなります（式4を参照）。

最大スタブ長に関するBogatinの経験則

第7高調波基準が共振ヌルを特定のスペクトル高調波に合わせるのに対し、Eric Bogatinが広めた、業界で広く使われているもう一つの経験則は、ビアスタブの共振周波数を信号帯域幅の2倍以上に置くことを求めます（Bogatin 2014b）。この制約から、最大スタブ長について次の式が導かれます。

\[ \text{Max Stub Length (inches)} = \frac{0.3}{\text{Data Rate (Gbps)}} \]

式9

たとえば、この経験則を標準的な12 Gbps NRZリンクに当てはめると、共振周波数を危険な領域から遠ざけておける最大の安全なスタブ長は25 mil（0.025インチ）となります。図4は、長さ12インチ、12 Gbpsのチャネルにおける挿入損失とアイパターンの性能を示し、安全な25 milのスタブと致命的な250 milのスタブを比較しています。

250 milのスタブは6 GHzのナイキスト周波数で大きな減衰を引き起こし、受信側に届く信号エネルギーは2%未満となって、アイパターンは完全に閉じます。一方、25 milのスタブでは挿入損失に目に見える変化はなく、大きく開いたアイパターンが得られます。長いスタブは周辺の周波数も劣化させ、5 GHzでのチャネル損失をほぼ2倍にします。ここで示した設計指針に従うことは、放置すれば相互接続の性能を目に見えて損ないかねないスタブ起因の共振に対する、実用的な安全策となります。

112G PAM4のような最新の高速リンクにBogatinの経験則を適用する場合、設計者は生のビットレートをシンボルレート（ボーレート）に置き換える必要があります。PAM4は1シンボルあたり2ビットを送るため、112 Gbpsのリンクは56 GBdのシンボルレートで動作し、物理的な遷移やスペクトルの高調波はこの低い周波数を基準にスケールします。式に56 GBdを代入すると、最大スタブ長はわずか5.3 mil（0.0053インチ）となります。この結果は第7高調波基準で計算した最大スタブ長6 milとよく一致しており、2つの独立した手法が、超高速チャネル設計においてほぼ同じ物理的限界に収束することを示しています。

高速レイアウトに潜む隠れたスタブ

データレートが30 Gbpsを超えると、Bogatinの経験則による最大の安全なスタブ長はわずか10 mil、つまり一般的なコピー用紙およそ3枚分の厚さにまで縮みます。かつては微小で無視できると考えられていた10 milの形状が、いまではチャネル性能を許容範囲に収めるための重要なしきい値であることがわかっています。

30 Gbpsでは誤差の余地がきわめて小さく、主信号経路からわずかに突き出た金属でさえ寄生スタブのように振る舞うことがあるため、エンジニアは基板全体の形状を細部まで管理しなければなりません。図5は、高いデータレートで日常的なレイアウト形状がこうした寄生効果をどのように生むかを示すとともに、それを取り除くために必要なレイアウト上の対策を示しています。

図5の一番上の項目は、コネクタのランドパッドそのものの位置で生じる、隠れた不連続の重要な例を示しています。配線を誤った側（コネクタの脚が出ていく位置と反対の端）からパッドに引き込むと、信号は分岐点で分かれます。この配線ミスによって、パッドの残りの部分が意図しないスタブになります。コネクタのフットプリントによっては、ランドパッド自体が50 mil以上になることもあり、6 Gbpsを超えるデータレートで信号を劣化させるのに十分な物理的長さです。これを避けるために、レイアウトガイドラインでは出口側からの配線を義務づけ、コネクタのピンがパッドを離れるまさにその側から必ず配線を引き込むようにすべきです。

図5の2番目の例は、エッジフィンガーコネクタのワイプによって生じる隠れたスタブです。高速のプラグインカード（Peripheral Component Interconnect Express［PCIe］カードなど）をマザーボードのスロットに挿すと、コネクタのピンはゴールドフィンガー上を滑り、最終的なワイプ位置で止まります。そのため、フィンガーの先端まで延びる残りの銅が開放端のスタブとして残ります。このスタブ長を決めるのはコネクタメーカーや業界仕様ですが、その結果生じる信号劣化の影響を受けるのはレイアウトエンジニアです。30 Gbps以上では、設計者はもはや標準のフットプリントライブラリに頼りきることはできず、こうした形状を積極的に確認し、残る未終端の銅を最小限に抑えるコネクタとフィンガー形状を選ばなければなりません。

図5の一番下の例は、プレスフィットコネクタのピンによって生じる隠れたスタブです。プレスフィットコネクタをめっきスルーホールに挿入すると、金属のピンはPCBの奥深くまで入り込みます。図が示すように、レイアウトエンジニアがブレイクアウト配線を基板のちょうど反対側の層で引き出し、ピンの全長を伝送経路として使えば、この問題は軽減できます。しかし、信号を上層や中間層で引き出さざるをえない場合、金属ピンの残りの部分は終端されていないスタブとして働きます。これに対処するため、25 Gbps以上の規格は、業界に表面実装（SMT）コネクタへの大きな転換を迫りました。

ビアスタブへの対処：バックドリリング

スタブが高速チャネルをどう劣化させるかがわかったところで、次に自然に浮かぶ疑問はビアスタブにどう対処するかであり、ここでバックドリリングが登場します。バックドリリング（バックドリルとも呼ばれます）は、ビアを反対側から再度穴あけし、目的の配線層より先にある未使用のバレルを取り除く製造工程です。製造コストが増え、パッドサイズやクリアランスに独自の設計ルールが課されるものの、この工程は、最新の30 Gbps以上のチャネルが求めるおよそ5〜10 milの範囲までスタブ長を短くする標準的な方法になっています。本シリーズの第2回では、バックドリリングについて詳しく検討します。深さをどう指定するか、どのようなレイアウト上の制約が生じるか、そしてブラインドビアやベリードビアなど、高密度相互接続（HDI）構造で用いられる代替手段と比べてどのような位置づけにあるかを取り上げます。

まとめ

ビアスタブは高速チャネルにおける信号劣化の主な原因であり、データレートが上がるほど悪化する共振ヌルとアイの閉塞を生みます。ここで取り上げた2つの経験則は、許容スタブ長を一次近似で確認する実用的な手段です。また、すべてのスタブがビアのバレルにあるわけではないことも忘れてはなりません。パッドやコネクタの形状にも、それぞれ隠れたスタブが潜んでいることがあります。こうした考察から、スタブが課す限界と、製造レベルでの対策の必要性の両方が明らかになります。本シリーズの第2回では、バックドリリングに焦点を当て、深さの仕様、レイアウト上の制約、高密度相互接続（HDI）による代替手段との比較を詳しく解説します。

関連記事

第1回：PCB設計におけるビアスタブ：共振、挿入損失のヌル、バックドリリング（本稿）

第2回：バックドリリングの深さ、レイアウト上の制約、HDIによる代替手段（次回公開予定）

ファイバーウィーブ効果を理解する：ガラス織布から差動スキューまで（Dr. Steve Arar著）

PCB配線の90度コーナーは避けるべきか？（Dr. Eric Bogatin著）

Quilter PCB用語集：バックドリリング、めっきスルーホール（PTH）、ゴールドフィンガー、高速PCB設計

よくある質問

ビアスタブとは何ですか。また、挿入損失曲線に共振ヌルが生じるのはなぜですか。

ビアスタブとは、ビアのバレルのうち、信号が配線パターンへ移る目的の層より先に延びている未使用の部分です。電気的には開放端の伝送線路として振る舞います。スタブに結合した信号エネルギーは開放端まで進んで反射し、主信号経路に戻ってきます。スタブの電気長が4分の1波長（λ/4）に等しくなる周波数では、往復の経路が半波長（λ/2）となるため、反射波は入射信号に対してちょうど180°の逆位相で戻ってきます。この弱め合いの干渉によって挿入損失曲線に鋭い共振ヌルが生じ、アイパターンが閉じてしまいます。

高速設計におけるビアスタブの最大許容長はどのように計算しますか。

エンジニアは、大きな信号劣化が起こる前の最大許容スタブ長を決めるために、一般に2つの経験則を使います。1つ目は第7高調波基準で、最初の共振ヌルをナイキスト周波数の7次高調波以上に置くことで、デジタル信号の重要な周波数成分が影響を受けないようにします。2つ目はBogatinの経験則で、大きなひずみを避けるには、インチ単位の最大スタブ長を、0.3をGbps単位のデータレートで割った値より小さくすべきだとする、広く使われている指針です。これらの経験則を使えば、設計者は手間のかかるシミュレーションに取りかかる前に、高速チャネルの安全な物理的範囲をすばやく見積もることができます。

どのような層の遷移で最も長いビアスタブが生じますか。

最も長いスタブは、ビアのバレルのごく一部しか使わない遷移、たとえば厚い基板で信号が最上層から入り第3層で出ていく場合に生じます。めっきスルーホールビアは基板の全厚を貫通しているため、出口層より下はすべて開放端のスタブになります。スタブが長いほど、共振周波数は低くなります（式4）。上の例では、実効Dkが6.16で長さ100 milのスタブは約11.9 GHzに共振ヌルを生じますが、図3の270 milのバックプレーンのスタブは約4.4 GHzに最初のヌルを生じます。これは5 GHzのナイキスト周波数に十分近く、10 Gbps NRZ信号のアイを閉じてしまいます。

PCBレイアウトにおける「隠れたスタブ」とは何ですか。また、なぜ問題になるのですか。

隠れたスタブとは、明示的なビアのバレルではなく、日常的なレイアウト形状によって意図せず生じるスタブ構造です。代表的な例として、表面実装部品のパッド、エッジフィンガーコネクタのワイプ位置より先の銅、プレスフィットコネクタのピンがあります。これらの形状が問題になるのは、伝送線路のスタブのように振る舞うためです。高いデータレートでは、それらの寄生容量と物理的な長さが予期しないインピーダンス不連続と共振ヌルを生み、信号ビア自体が完全に最適化されていてもシグナルインテグリティを損ないます。

バックドリリングはどのようにビアスタブの問題を解決しますか。

バックドリリングは、ビアの未使用の銅バレルを取り除く機械的な製造工程です。この終端されていないスタブを削り取ることで、共振ヌルをはるかに高い周波数へ押し上げ、挿入損失をなめらかで単調なロールオフに戻し、アイパターンを開きます。バックドリリングは製造工程と製造コストを増やしますが、高速デジタルチャネルで信号マージンを取り戻すためには欠かせない解決策です。

バックドリリングはブラインドビアやベリードビアの代替手段になりますか。

はい。バックドリリングは標準的なめっきスルーホールビアから出発し、ビアを反対側から再度穴あけすることで、目的の配線層より先にある未使用のバレルを取り除きます。主な代替手段は、高密度相互接続（HDI）構造で用いられるブラインドビアとベリードビアです。バックドリリングは製造コストを増やし、パッドサイズやクリアランスに独自の設計ルールを課しますが、30 Gbps以上のチャネルが求める5〜10 milの範囲までスタブ長を短くする標準的な方法になっています。本シリーズの第2回では、バックドリリングとブラインドビア・ベリードビアを詳しく比較します。

すべての高速ビアにバックドリリングが必要ですか。

必ずしもそうではありません。スタブを取り除く必要があるのは、目標データレートが許容する長さを超える場合だけであり、本稿で紹介した2つの経験則で一次近似の確認ができます。12 Gbps NRZリンクでは、Bogatinの経験則により最大25 milのスタブが許容され、図4は25 milのスタブで挿入損失に目に見える変化が生じないことを示しています。112G PAM4リンクでは、第7高調波基準とBogatinの経験則のいずれも上限をおよそ5〜6 milとしており、これは先端のPCB製造でも物理的な限界に迫る値です。

参考文献

Polar Instruments. n.d.「Signal Integrity Effects of Vias, Stubs and Minimizing Their Visibility.」Application Note AP8166. 2026年10月26日閲覧. https://www.polarinstruments.com/support/si/AP8166.html.

Simonovich, Bert. 2017.「Via Stubs Demystified.」Bert Simonovich's Design Notes（ブログ）. 2017年3月8日. https://blog.lamsimenterprises.com/2017/03/08/via-stubs-demystified/.

Bogatin, Eric. 2014a.「What is the Bandwidth of a High Speed Serial-Link Signal?: Rule of Thumb #11.」EDN. 2014年5月7日. https://www.edn.com/what-is-the-bandwidth-of-a-high-speed-serial-link-signal-rule-of-thumb-11/.

Bogatin, Eric. 2014b.「How Long a Stub Is Too Long?: Rule of Thumb #18.」EDN. 2014年10月23日. https://www.edn.com/how-long-a-stub-is-too-long-rule-of-thumb-18/.

Telian, Donald. 2023.「Fixing the Problem of Stubs.」Signal Integrity Journal. 2023年1月10日. https://www.signalintegrityjournal.com/articles/2962-fixing-the-problem-of-stubs.