Read the Full Series
This article is one part of a walkthrough detailing how we recreated an NXP i.MX 8M Mini–based computer using Quilter’s physics-driven layout automation.
ほとんどのPCBツールは、配線が長すぎる箇所やペアが近すぎる箇所を示すことはできますが、どの配線戦略全体が実際に基板にとってより良いのかを教えてくれるわけではありません。ビアと損失、層数とコスト、クロストークと密度のバランスを取っているとき、画面上のマーカー以上のものが必要です。この記事では、Quilterが物理優先型AIを用いて複数の完全なレイアウトを生成し、重視するPCB配線のトレードオフを並べて定量化する仕組みを説明します。
エンジニアが本当に把握したい配線のトレードオフを定義しましょう
高速基板や高密度基板をいくつか出荷した経験があれば、不都合な真実はすでにご存じでしょう。配線の判断が「正しい」か「間違っている」かで割り切れることはめったにありません。それらは制約の下で、通常は不完全な情報に基づき、しばしばスケジュールのプレッシャーの中で行うトレードオフです。問題はDRCエラーではありません。問題は、マージンに関する不確実性です。
本格的な基板レビューのほぼすべてで現れるトレードオフは次のとおりです。
- ビア数と挿入損失・不連続性。ビアはエスケープの柔軟性と混雑の緩和をもたらしますが、（対策しない限り）スタブ、遷移、そしてインピーダンスがずれる箇所を増やします。
- 層数とコスト・リスク。層を追加するとクロストークを減らし、戻り経路をよりクリーンにできますが、製造上の前提、コスト、リードタイム、そして場合によっては歩留まりが変わります。
- クロストークと密度。間隔を広げるほどシグナルインテグリティを考慮した配線としては安全ですが、配線が長くなったり、層の切り替えが増えたり、さらにはフォームファクタが大きくなったりする可能性があります。
- タイミングとミアンダ配線。長さ調整はスキューを解消しますが、同時に結合の機会や局所的なインピーダンスの変動を生み、最も余裕のない場所で配線の混雑を引き起こすこともあります。
- パワーインテグリティと面積。銅箔の拡大、スティッチングの増加、よりクリーンなプレーンはPDNの挙動を改善しますが、そうした判断は配線チャネルや機械的制約と競合します。
エンジニアが求めているのは、単に「ルールに合格する」ことではありません。崖っぷちまでどれだけ余裕があるのかを知りたいのです。そのためには、候補レイアウト全体にわたる明示的で比較可能な指標が必要です。
- ビアの総数（種類別およびインターフェース別）
- クリティカルネットの総配線長と長さのばらつき（バス、差動ペア、クロック）
- 最悪ケースの結合の代理指標（平行配線と近接が集中する箇所）
- 層の使用率と混雑のホットスポット（ルールの遵守が高くつく箇所）
これが、PCB配線のトレードオフが多目的問題である理由です。単一のレイアウトは、どれほど丁寧に注釈が付けられていても、局所的な手がかりから全体的な影響を推測することを強います。有用な配線解析ツールは、トレードオフを明示的かつ測定可能にし、比較しやすくします。
従来のPCBツールがトレードオフを可視化しようとする方法
最新のEDAツールは「盲目」ではありません。Altium、Cadence Allegro、OrCAD、そしてSiemensのXpeditionとPADSはいずれも、制約の範囲内で配線できるようリアルタイムのフィードバックを提供します。実際には、ほとんどのチームがおなじみのPCBトレードオフ可視化手法に頼っています。
- インタラクティブDRCと制約マーカー。間隔、クリアランス、差動ペアのルール、長さやスキューのチェックが、作業中に視覚的なフラグとして表示されます。
- 等長配線の表と棒グラフ。外れ値をすばやく見つけ、バスが目標値を満たしていることを確認するのに最適です。
- インピーダンスを考慮したルールセット。幅と間隔の制約は層構成の前提に結び付けられ、インピーダンス計算ツールが補助として使われることもあります。
- 混雑度と密度のビュー。ヒートマップや層使用率のインジケーターによって、基板のどこが窮屈で、どこがまだ配線可能かが明らかになります。
そして設計がより複雑になると、チームはより詳細な解析のためにPCBエディターの外に出ます。Cadence Sigrity、Siemens HyperLynx、Keysight ADS、Ansys SIwaveやHFSSといったシグナルインテグリティツールは、アイダイアグラム、反射、Sパラメータ、電磁界プロットを表示し、「リスクがあるかもしれない」を「確実にリスクがある」に変えることができます。（具体的にどのツールを使うかは組織や予算によって異なりますが、ワークフローのパターンは共通しています。）
KiCadについても簡単に触れておく価値があります。軽量なツール構成であっても、チームはインタラクティブDRC、長さ調整、差動ペア配線を、制約への準拠状況を把握するための基本的な手段として利用できます。
このエコシステム全体には価値があり、多くのハードウェアの出荷を支えてきました。限界は機能にあるのではありません。限界は、これらのビューが、複数の実行可能な配線の設計空間を自動的に探索するためではなく、作業中の単一のレイアウトを検証・修正するために最適化されている点にあります。
判断が本当に重要な場面で、現在の配線ビューはどこで不十分なのか
従来の可視化は、局所的な問題を特定するのには効果的です。しかし、どの全体戦略が最適かを教えてくれる点でははるかに劣ります。
実際には次のようになります。
- 「ほぼ動く」ところまで配線します。
- 窮屈な箇所を特定し、例外を追加し、ルールを微調整して、一部を再配線します。
- より詳細なチェックを実行し、再び反復します。
- 最終的に合格する基板はできあがりますが、コスト、性能、製造性の間で最適なトレードオフを選んだのかどうかは依然としてわかりません。
AltiumやCadenceで本格的なトレードスタディを行おうとすると、そのプロセスは通常、手作業で脆いものになります。プロジェクトをコピーし、ルールや層構成の前提を調整し、（多くの場合は手作業で）再配線し、チェックを再実行してから、結果を比較しようとします。どれほど几帳面に進めても、基板全体の結果を並べて比較できる整ったビューがないため、結局は指標をスプレッドシートに書き出すことになります。
だからこそ、次のような問いに答えるのは非常にコストがかかるのです。
- 「そのインターフェースのクロストークを減らすために、層を1つ増やすことを許容したらどうなるか？」
- 「ビアを減らす代わりに配線を少し長くしたら、SIは改善するか？」
- 「最短の配線長よりも戻り経路の連続性を優先したらどうなるか？」
ツールはこうした仮説を検証させてくれます。ただ、それを自動的には行ってくれません。優れた検証エンジンではあっても、探索エンジンではないのです。そのため、「配線解析ツール」は人手によるプロセスになります。コピーし、微調整し、手直しし、測定し、どこか別の場所に新たな故障モードを持ち込んでいないことを祈るのです。
AIは配線のトレードオフを、どのように具体的で比較可能な結果に変えられるのか
Quilterは、異なる前提に基づいて設計されています。エンジニアに1つの配線案を作らせてそれを解釈させるのではなく、複数の完全な候補を生成し、重要な目的に照らしてスコアを付けるのです。Quilterは自らを、配置、配線、物理検証を完了し、数時間で複数の候補を生成できる、PCBレイアウト自動化のための物理優先型AIシステムと説明しています。
大まかに言うと、ワークフローは次のようになります。
- 既存のCADプロジェクトを取り込みます。Quilterは一般的なツールチェーン（Altium、Cadence、Siemens、KiCad）からのプロジェクトのインポートに対応しているため、実際の回路図、制約、フロアプランの判断を出発点にできます。
- 変更してはならないものを固定します。基板外形、事前配置するコネクタ、キープアウト、その他の機械的制約を定義します。Quilterは新しい設計を勝手に作り出すのではなく、設計者の意図の範囲内で動作します。
- 最適化ループを実行します。Quilterは強化学習を用いて配線と配置の判断を探索し、物理を考慮した制約と目的に照らして候補を評価します。
- 実行可能な結果を複数生成します。1つの「最善の推測」ではなく、異なる優先順位を反映した複数の候補が得られます。
実用上の突破口はスコアリングです。一貫した指標を使って候補を比較できると、多目的の問いが目に見えるようになります。
- ビア数と層の使用状況
- クリティカルネットの総配線長と長さの分布
- 混雑と層使用率のパターン
- 結合と戻り経路の品質の代理指標（Quilterが実行する制約チェックと物理チェックに基づく）
これが、視覚的な補助と定量化されたトレードオフの違いです。視覚的な手がかりは、どこで限界に近づいているかもしれないかを教えてくれます。定量化された候補は、それぞれの配線戦略で何を支払い、何を得ているのかを教えてくれます。
並べて比較したAIの候補は実際にはこう見える
簡略化した例を使いましょう。いくつかのクリティカルなバス、差動ペア、厳しい機械的外形を持つ、高密度の高速インターフェース基板です。2つの目的プロファイルでQuilterを2回実行します。
- 候補A：コストを最小化（層数の削減と製造性の制約を優先）
- 候補B：性能を最大化（SIマージン、よりクリーンなチャネル、遷移の削減を優先）
これを有用なものにするために、現実の完璧なモデルは必要ありません。必要なのは一貫性です。すべての候補が同じ方法で評価されれば、その差分に基づいて行動できるようになります。
図1：AI支援によるレイアウト候補の比較
これを実際のダッシュボードのように感じられるよう、チームがレビューでよく使う「UI風」の表現で指標のラベルを示します。
- 層数
- ビア数
- クリティカルネットの総配線長（mm）
- 推定クロストーク（最悪ケース、dB）
この例では、性能を最適化した候補は、層を1つ追加することでビア数を減らし、クリティカルネットを短くしています。これは典型的なトレードオフです。層構成のコストがわずかに上がる代わりに、よりクリーンな配線チャネル、より少ない遷移、より良い結合特性が得られます。
重要なのは、その次に何をするかです。スクリーンショットをもとに議論するのではなく、結果をもとに議論できます。
- プログラムがコストに制約されている場合は、候補Aで「十分」かもしれません。その場合、何を受け入れることになるのかが表から明確になります。
- プログラムがリスクに制約されている場合（初回での立ち上げ成功、厳しいSIマージン）は、候補Bのほうが良い選択かもしれません。その場合、コストの差は明示されています。
これが、シニアエンジニアが実際に使えるAI支援レイアウトの姿です。機械が探索し、エンジニアが判断します。しかも、実際のトレードオフの議論で使われる言葉に合った指標をもとにです。
汎用的な例ではなく、自社の配線トレードオフ表が欲しいですか？サンプル基板をアップロードすれば、1日以内に候補の指標を並べて確認できます。Quilterはこちらから始められます。
Altiumだけのワークフローと比べて、チームはどのような成果を期待できるのか
最も公平な比較は、「Altiumを置き換える」ことではありません。「Altiumを何に使うかを変える」ことです。
Altiumだけのフロー（あるいは単一ツールのフロー）では、PCBエディターが探索と検証の両方の環境を担います。だからスケジュールが延びるのです。基板を仕上げながら、同時に最適な戦略を見つけ出そうとしているからです。
Quilterと既存のCADツールを組み合わせると、ループが変わります。
- 探索は並行して行われます。Quilterは複数の候補をすばやく生成するため、単一の戦略に踏み切る前にトレードオフを検討できます。
- CADツールは最終的な検証と仕上げのレイヤーになります。通常のDRCとSIチェックは引き続き実行し、人の判断が必要な最後の仕上げの編集も引き続き行います。
これは実際には何を意味するのでしょうか。
- 配線、レビュー、手直しに2週間ほどかかるかもしれない高速検証基板の場合、チームは数時間で最初の候補を確認でき、最初の実行可能な配線を力ずくで作り出すのではなく、選択と改良に時間を使えます。
- 電気エンジニアにとっては、1つの道を選んでそれがうまくいくことを願うのではなく、複数の配線戦略（異なる層構成、異なる目的、さらには異なる製造業者）を並行して実行できることを意味します。
- R&Dマネージャーにとっては、レイアウトがもはや単一スレッドのボトルネックにならないため、スケジュールのリスクが減ります。
現実を反映した「Altiumとの比較」を求めているなら、答えはこうです。QuilterはPCBツールチェーンを置き換えるものではありません。トレードスタディの高コストな部分をふんだんに行えるようにすることで、設計能力を高めるのです。
既存のPCBツールチェーンにQuilterを組み込む方法
Quilterは、すでに行っている作業の上に位置し、好みの環境で仕上げられるネイティブのプロジェクトを返してくれる配線解析ツールと考えるのが最もわかりやすいでしょう。
実用的なステップバイステップのフローは次のとおりです。
- すでに信頼しているCADプロジェクトを準備します。
- 回路図の接続を確認します。
- クリティカルなインターフェース（差動ペア、クロック、DDR、SerDes）のネットクラスを整理します。
- 基板外形、キープアウト、取り付け用の形状が正しいことを確認します。
- プロジェクトをQuilterにアップロードします。
- Quilterは既存のワークフローと連携し、提出されたものと同じ形式で出力を返すように作られているため、標準的なリリースプロセスをそのまま維持できます。
- 意図を定義する配置と制約を固定します。
- コネクタと機械的に重要な部品を事前配置します。
- 動かしてはならないものと、柔軟に扱えるものを定義します。
- トレードスタディの目的プロファイルを定義します。
- プロファイルの例：
- コストを最小化（層数と製造性を重視）
- 性能を最大化（SIマージンと遷移の削減を重視）
- バランス型（レビューで根拠を示せる中間案）
- プロファイルの例：
- 候補を並行して生成します。
- まずQuilter内で指標を並べて確認します。
- 次に、特にクリティカルなインターフェースについて、実際のレイアウトの挙動を確認します。
- 選択した候補をネイティブのツールにダウンロードします。
- 通常のDRCワークフローを実行します。
- 組織で求められる箇所について、対象を絞ったSIチェックを行います。
- 最終的な編集を行い、通常どおり製造用の出力を作成します。
ダウンロード可能なチェックリスト
初回の実行をよりスムーズにするために、社内で共有できる1ページのPDFをご用意しました。
ダウンロード：Quilterで初めてのトレードスタディを実行する前に準備すべき入力（PDF）
AI支援による配線解析が最も大きな効果を発揮する場面
AI支援による配線解析は、すべての基板で同じように価値があるわけではありません。設計空間が広く、手直しのコストが高い場合に真価を発揮します。
効果の大きい代表的なケース：
- IC評価基板と立ち上げ用ハードウェア。これらの基板は、高密度のBGA、高速インターフェース、厳しいスケジュールを伴うことがよくあります。Quilterは、高速な候補生成と物理駆動型のレビューによって、こうしたプログラムを明確にターゲットとしています。
- 設計検証基板。レイアウトがクリティカルパスになると、検証チームは数週間を失います。複数の候補をすばやく生成することで、再設計（リスピン）の原因となる「初回の不確実性」を減らせます。
- バックプレーンとインターコネクト基板。層数が多くなると、ビア数、挿入損失、クロストークのトレードオフは非常に厳しくなります。Quilterは、自律型レイアウトによってスケジュールを劇的に短縮できる分野としてこのカテゴリーを挙げています。
業界のパターンもきれいに当てはまります。半導体、ロボティクス、コンシューマーエレクトロニクス、航空宇宙・防衛はいずれも、スケジュールのプレッシャーが常にあり、配線の複雑さが決して小さくない分野です。Quilterの位置付けは、こうした要求の厳しいプログラムの障害を取り除くことを軸に築かれています。
シニアチームにとって重要な点がもうひとつあります。これは、熟練したPCB設計者を置き換えることではありません。専門家にしか下せない判断のために、専門家の時間を確保することです。バリエーションの生成とスコアリングは機械に任せ、人間は人間が最も得意とすること、つまり意図を定義し、リスクを見抜き、どのトレードオフを受け入れられるかを判断することに集中するのです。
AIに次のレイアウトを探索させたい場合、次にどこへ進むべきか
初日からミッションクリティカルなプログラムを賭けることなくQuilterを評価したい場合は、代表的ではあっても存続に関わるほどではない基板から始めましょう。
- 典型的な制約を含んでいるテスト治具や評価基板
- 時間が重要でありながら、リスクは管理可能な検証用の試作
実行する前に、最も重視する2つのトレードオフを書き出しておきましょう。シンプルに保つことが大切です。
- ビア数と層数
- クロストークと密度
- タイミングクロージャーとミアンダ配線
次に、Quilterの候補の指標とビジュアルを、Altium、Cadence、Siemens、またはKiCadにおける既存のPCBトレードオフ可視化プロセスと直接比較します。AIの魔法を証明しようとしているのではありません。システムが実際に検討に値する選択肢を生成できるかどうか、そして定量化された差分によって意思決定がより速く、より根拠のあるものになるかどうかを見極めようとしているのです。
実際のプロジェクトで試すには、既存のCAD設計をアップロードし、ネイティブのツールチェーンで確認できる複数の候補をQuilterに生成させましょう。Quilterの製品ページから、「Get Started」の手順に沿って始めてください。
