Product Updates

日付

著者

Workbench

2025年の振り返り

日付

初回公開日

December 28, 2025

シリーズ全体を読む

/ 6

この記事は、Quilterの物理法則に基づくレイアウト自動化を使い、NXP i.MX 8M Mini搭載コンピューターを再現した過程を詳しく紹介するシリーズの一部です。 

今年もQuilterをフォローしていただき、ありがとうございました。製品を試していただいた方、フィードバックをお寄せいただいた方、あるいはAIによるPCB設計の行方を見守っていただいた方、皆さまのご関心に感謝いたします。

2025年、私たちは実証に注力しました。実際の設計をコンパイルし、制約に照らして検証し、実際の基板を製作することです。

2025年を特徴づけた3つのマイルストーン

1) 実際に動作するコンピューター:Project Speedrun

Project Speedrun The First Computer Designed by AI
Project Speedrunのコンピューター。

Project Speedrunは、AI支援によるPCB設計の現状を公開し、誰でも検証できる形で示したスナップショットです。

参考までに、プロのPCB設計者は手作業によるレイアウトに428時間かかると見積もりました。私たちは、38.5時間の人によるエンジニアリング作業で完成した設計を納品しました。

2) エンジンの限界に挑む:マルチセンサー評価アレイ

中央のFPGAと複数の部品群を備えたQuilterのマルチセンサー評価基板。

Project Speedrunは最先端の取り組みですが、このマルチセンサー評価アレイはより代表的な事例です。実際のチームがすでにQuilterで処理し、より速く進め、より多くをテストしている、制約の多い評価・テスト用ハードウェアの典型だからです。このような基板はプログラムの停滞を解消します。レイアウトが遅れると、ファームウェア、テスト、システムの作業が止まってしまいます。今回の設計は、「レイアウト準備完了」から製造可能な状態まで、数週間ではなく数時間で到達しました。製造・実装についても通常どおりの想定で、何の問題もありませんでした。

3) 資金調達:Index Venturesが主導する2,500万ドルのシリーズB

$25M Series B

Index VenturesがQuilterへの投資を決めました。この投資は、Quilterが築く価値のあるカテゴリーの転換を先導していること、そして私たちのチームがそれを実現するための困難なエンジニアリングに取り組める立場にあることを示しています。

2025年にリリースした機能

2025年、私たちは実際の業務でQuilterを使うチームを支援するため、Quilterをより速く、より信頼性が高く、より評価しやすいものにすることに全力を注ぎました。

リージョン+スマートクラスタリング(配置の意図)

Regions + Smart Clustering (Placement Intent)
RegionsとSmart Clusteringのセクションで紹介されているPCBの部品配置。
配置領域の境界で部品群を囲んだPCBレイアウト。

重要なグループを厳密に制御したい場合はECADツールで配置リージョンを設定し、そうでない場合はQuilterのスマートクラスタリングに配置を任せることができます。また、両方を組み合わせれば、最小限の設定で重要な箇所だけを制御できます(両面リージョンにも対応)。

電源・グランドのベタ(大電流ネット)

部品や取り付け穴の周囲に銅箔ベタを配置したPCBレイアウト。

大電力ネットを指定し、電流値を設定し、ベタを使用するかどうかを選択できます。Quilterは、PDNの意図を踏まえて配線と検証を行います。

入力ファイルからの層構成(お客様の制約から開始)

PCBの各層、材料、銅箔重量、厚さ、比誘電率を示すスタックアップ詳細表。
検出されたスタックアップと設計ルールの詳細パネルを表示したQuilterの製造パラメータ画面。

ECADツールで層構成と設計要件をすでに定義している場合、Quilterはインポート時にそれらを読み込むため、ジョブは実際の制約から開始されます。

キープアウト(メカニカルおよびRFの制約)

部品パッド間の網掛けされた禁止領域と、配線およびビアの制限表示。
PCBの禁止領域と、配線、ビア、ピン、銅箔ベタの制限を示す詳細パネル。
網掛けされた禁止領域の境界と取り付け穴の周囲を通るPCB配線。

ECADツールでキープアウトを定義して、アンテナを保護したり、メカニカルなスペースを確保したり、影響を受けやすいICの下の配線を禁止したりできます。Quilterは設定したキープアウト領域を尊重します。

感謝を込めて

この取り組みの実現と発信にご協力いただいたチームの皆さまに感謝申し上げます。

  • All About Circuits(Summit Series 2025):2025 Summit Seriesの基調講演にお招きいただいたAACチームの皆さまに感謝します。 
  • Sierra Circuits:私たちは形状の厳しいHDIの製造を、標準的な商用価格で(特別扱いなしに)Sierraに依頼しましたが、同社の対応は素晴らしいものでした。迅速かつ厳密で、本当に難しい要求にも応えてくれました。
  • The EEcosystem Podcast:AI支援によるPCB設計の行方について語る機会をいただいたJudy Warner氏に感謝します。

2026年に向けて

Project Speedrunのようなハードウェアファーストの実証、より多くの公開技術情報、製品体験の継続的な改善にご期待ください。さらに、準備が整い次第、公開の「ドロップ」(製作事例、ウォークスルー、設計ファイル)も増やしていきます。広く知られる前に最新情報をご覧になりたい方は、以下からフォロー・購読してください。

X | LinkedIn | ブログ

お話ししませんか?

PCBレイアウトが研究開発(R&D)サイクルの足かせになっているなら、ぜひ取り組んでいる内容をお聞かせください。

ミーティングを予約: https://www.quilter.ai/demo

また、ハードウェアチームにこの記事を読むべき方がいらっしゃれば、ぜひ転送してください。

Quilterを実際に試す

Project Speedrunは、自律的なレイアウトの実際の姿と、Quilterが実現する時間短縮を示しました。次は、ご自身のハードウェアでお確かめください。

利用を始める

設計の検証

仕上げが完了したら、最後に確認するのはハードウェアが動作するかどうかです。電源投入時には電気的な不具合の多くが現れます。エンジニアにとって、緊張と期待が入り交じる瞬間です。

第4回に進む

設計の仕上げ

自律的なレイアウトにより、DRCを実施済みの完成した設計が得られます。仕上げは、製造に向けて最終調整するための短い精密な作業です。

第3回に進む

設計のコンパイル

設計の準備ができたら、次はQuilterに引き渡します。従来のワークフローでは、この段階でエンジニアとレイアウト担当者が設計意図を確認します。Quilterはこの打ち合わせを回路理解のプロセスに置き換えます。プロジェクトをアップロードし、制約条件がどう解釈されたかを確認して、ジョブを実行します。

第2回に進む