PCBレイアウトの生産性を測る：Quilter、Altium、KiCadの比較方法

PCBの生産性評価では、同じ要求を満たす設計を作るために各ワークフローでどれだけの工数が必要かを調べます。代表的な基板を選び、配線画面とリリース済み設計を比べるのではなく、工程全体を測定します。

2026年9月更新：元の試験記録を確認できないため、以前の数値結果を削除しました。以下は、自社の設計で検証可能な結果を集めるための方法です。

共通の開始条件を固定する

回路図、ライブラリ、基板外形、層構成、固定配置、設計ルールを保存します。CADの版と、読み込みに必要だった変換や修正も記録します。小型マイコン基板は最初の試行に使えますが、その結果を高密度メモリやRF設計に一般化することはできません。

各試行の担当者とツールの経験を記録します。配線だけを比較するなら配置を固定し、配置も含めるならすべてのワークフローで対象にします。統一できない条件は明示してください。

四つの時間を分けて測る

• 準備：入力修正、制約の割り当て、実行準備。
• 人の作業：配置、配線、候補レビュー、手作業の仕上げ。
• 自動処理：計算時間。キューでの待ち時間は別に記録。
• 日程上の経過時間：レビュー待ちも含め、合意した完了基準に達するまでの時間。

並行して進む無人の計算時間を人の工数に加算しないでください。失敗した試行や採用しなかった候補も記録します。最速の成功例だけでは、そこに到達するまでの費用が見えません。

同じ完了基準を使う

接続、設計ルール確認、製造性レビュー、インターフェースごとの解析を試行前に定義します。他方の工程が配線長調整、文書化、最終確認を含むなら、配線完了だけでは同じ基準になりません。ツールが報告した確認結果と、自社で行う解析や実機試験を区別します。

KiCadはPCB設計とルール確認機能を公開しています。Quilterは候補生成とネイティブCAD出力を説明しています。製品文書を使って工程を計画し、選んだ版と自社の案件で実際に測定します。

結果と条件を一緒に報告する

入力の版、ツールの版、担当者の経験、工程別の時間、未解決の違反、手修正、合否を記録します。可能なら繰り返し試行し、最良値だけでなくばらつきも示します。

工数削減率＝（基準の作業時間−代替案の作業時間）÷基準の作業時間×100%です。両者の対象範囲をそろえてください。負の値は代替案の工数が多いことを示し、基準がゼロの場合は割合を定義できません。

試行を意思決定につなげる

合否基準を満たした上で、工数、経過時間、統合費用のバランスが適したワークフローを選びます。1枚の結果はまずその基板に対する証拠です。開発全体を予測する前に、別の種類の基板でも評価してください。