Newsletters

日付

著者

Newsletters

11月のニュースレター

日付

初回公開日

November 11, 2024

シリーズ全体を読む

/ 6

この記事は、Quilterの物理法則に基づくレイアウト自動化を使い、NXP i.MX 8M Mini搭載コンピューターを再現した過程を詳しく紹介するシリーズの一部です。 

Jeff built his product, ByteFlasher, with Quilter
JeffはQuilterを使って製品ByteFlasherを開発しました

1/ JeffがQuilterで新製品を設計

Jeff Renoは、車両のデータロギング・カスタマイズ用ソフトウェアを販売するRenoveloの創業者兼オーナーです。Quilterを使い、わずか2か月ほどで、新しいワイヤレスOBD2ハードウェア製品ByteFlasherの設計を32回反復しました。

以下の動画では、Jeffにお話を伺いました。テーマは、Quilterによって新しいPCB設計を素早く生成し、市場投入までの時間を短縮し、貴重なエンジニアリングの時間を節約して事業に振り向けることが、どのように可能になったかです。

Jeffの詳しい事例は、当社のブログをご覧ください。

Our new, simpler "Circuit Comprehension" page for logging physics constraints
物理制約を記録するための、よりシンプルになった新しい「Circuit Comprehension」ページ

2/ 物理制約を追加する、よりよい方法

Quilterは物理制約を使って設計の最も重要な要件を理解し、PCBレイアウトを正しく生成して、その成果を評価します。設計内の物理制約を整理するこのプロセスを、私たちは「回路理解(Circuit Comprehension)」と呼んでいます。

私たちのチームは、Quilterが対応できる物理制約の種類を急速に増やすことに注力しています。先月は「Circuit Comprehension」の新しいUIとデータモデルを公開しました。ユーザーによる物理制約の確認も、開発チームによる新たな物理制約への対応追加も、大幅に迅速化するものです。見た目はスプレッドシートによく似ています。

新しい制約といえば……

Quilter can automatically detect and place bypass capacitors.
Quilterはバイパスコンデンサを自動で検出・配置できます。

3/ バイパスコンデンサとシングルエンドのインピーダンス制御への対応

今月初め、特に多くのご要望をいただいていた2種類の制約への初期対応をリリースしました。

  1. バイパスコンデンサ
    Quilterは設計内のバイパスコンデンサを自動で検出し、どの部品のどのピンに対するバイパスかを判別します。単純な設計でもバイパスコンデンサは数十個に及ぶことが多いため、この機能は大幅な時間短縮につながります。
  2. シングルエンドのインピーダンス制御
    8月にリリースした差動ペアへの対応に続き、RF、クロック、その他の高速デジタル信号を配線するため、50Ωのインピーダンス制御配線に対応しました。

Quilterアプリで新しいレイアウトジョブを送信して、ぜひお試しください!

設計をアップロード

The same Quilter-generated board, before and after 3D body support.
Quilterが生成した同じ基板の、3Dボディ対応前と対応後の比較です。
4個のUSBポートと周囲の電源部品を備えた基板のレンダリング画像。

4/ Quilterが生成した設計を3Dでレビュー

先月まで、Quilterは基板外形の外に置かれたすべての部品を配置・配線していましたが、その部品の3Dモデルをフットプリントのほかの部分と一緒に移動していませんでした。

そのため3Dで表示すると、Quilterで完成した基板の大半は、まるで交通事故に遭ったかのような見た目になっていました。

幸い、この問題は解決されました。これにより、設計者の皆様はQuilterが生成したレイアウトを、美しい3D表示で細部まで確認できるようになりました。

5/ MacroFabとのウェビナーを見逃していませんか?

QuilterのCEOであるSergiy Nesterenkoと、MacroFabのCPOであるChris Churchが、迅速なPCB設計・製造においてAIがもたらす影響と機会について語り合いました。

先日開催したMacroFabとのウェビナーのハイライト

上の5分間のダイジェスト動画では、次のようなテーマについての議論から、ハイライトをご覧いただけます。

  • 回路図から得られる情報の質を高め、AIを活用する方法
  • 複数の層構成に対して並列で「コンパイル」し、製造上の問題を回避する方法
  • ハードウェア設計が完全に自動化された未来の姿
  • AIで反復作業を自動化し、企業が競争力を維持する方法
  • 完全に自動化されたAIソリューションが「ボトムアップ」で市場を席巻していく仕組み

Quilterを実際に試す

Project Speedrunは、自律的なレイアウトの実際の姿と、Quilterが実現する時間短縮を示しました。次は、ご自身のハードウェアでお確かめください。

利用を始める

設計の検証

仕上げが完了したら、最後に確認するのはハードウェアが動作するかどうかです。電源投入時には電気的な不具合の多くが現れます。エンジニアにとって、緊張と期待が入り交じる瞬間です。

第4回に進む

設計の仕上げ

自律的なレイアウトにより、DRCを実施済みの完成した設計が得られます。仕上げは、製造に向けて最終調整するための短い精密な作業です。

第3回に進む

設計のコンパイル

設計の準備ができたら、次はQuilterに引き渡します。従来のワークフローでは、この段階でエンジニアとレイアウト担当者が設計意図を確認します。Quilterはこの打ち合わせを回路理解のプロセスに置き換えます。プロジェクトをアップロードし、制約条件がどう解釈されたかを確認して、ジョブを実行します。

第2回に進む