Product Updates

日付

著者

Product Updates

Quilterが差動ペアの配線に対応しました!

日付

初回公開日

August 21, 2024

シリーズ全体を読む

/ 6

この記事は、Quilterの物理法則に基づくレイアウト自動化を使い、NXP i.MX 8M Mini搭載コンピューターを再現した過程を詳しく紹介するシリーズの一部です。 

Quilterが差動ペアに対応したことをお知らせします!

差動ペアは高速電子機器の設計において非常に重要です。USB、HDMI、PCIeなどのデジタル通信プロトコルで十分な信号性能を確保するのに役立つからです。

差動ペアの物理を正しく扱うには、通常、設計者が層構成や基板のパラメータをインピーダンス計算ツールやフィールドソルバーに入力し、配線に適したトレース幅と間隔を求める必要があります。層を追加したり、近くに信号を通したり、部品の配置を調整したりするたびに、各ペアを計算し直して実装し直さなければならないことも少なくありません。

これは本当に厄介で、設計プロセスにおける膨大な時間の浪費です。

だからこそ、Quilterが検討するすべての候補について、差動ペアを自動で検出・計算し、カスタム配線できるようになったことを大変うれしく思っています。

内部的には、差動ペアの実現には3つの大きな改良が必要でした。いずれも、エンドツーエンドのPCB設計者としてのQuilterの能力を高めるものです。

  1. Quilterは設計内の物理的な考慮事項を自動で検出できるようになりました。今後、対応する制約の種類も順次拡大していきます
  2. Quilterは、製造業者が定義した数十種類の層構成ライブラリをもとに、生成する各設計についてインピーダンスを考慮した層構成を定義してエクスポートするようになりました。
  3. Quilterは、生成する各候補に対してカスタマイズされた 物理計算を実行し、設計の最適化と検証を行います。

1/ 制約の自動検出

新しいレイアウトジョブを作成して設計ファイルをアップロードすると、「Circuit Comprehension(回路理解)」という名前の新しい制約ページが表示されます。

Circuit Comprehensionの目的は、PCB設計に反映しなければならない本質的な物理的考慮事項を完全に把握することです。各制約は、Quilterが生成するすべてのレイアウトが満たすべき「ユニットテスト」と考えることができます。

差動ペアの制約を手動で定義する代わりに、Quilterが入力ファイルから自動で検出するようになりました。検出結果は確認したうえで承認できます。

実際の画面は次のとおりです。

Quilter automatically detects differential pairs for you to review before submission.
Quilterは差動ペアを自動で検出し、送信前に確認できるようにします。

各ペアの差動インピーダンスとキャリア周波数を指定できるため、Quilterは検討するすべての層構成について、各差動ペアをカスタマイズするのに必要な計算を完了できます。

層構成といえば…

2/ 製造業者標準の層構成

これまでQuilterが生成した設計は「製造業者に依存しない」ものでした。設計が層構成の材料特性に大きく依存しなかったため、どのPCBメーカーでも製造できたのです。

インピーダンス制御信号の導入に伴い、Quilterは各レイアウト候補に、推奨製造パートナーのいずれかが提供する標準的な2層、4層、または6層の層構成を割り当てるようになりました。

Quilterの設計ライブラリには、OSH Park、JLCPCB、MacroFabといった主要な製造業者があらかじめ定義した数十種類の層構成と、それぞれに対応する設計ルールが含まれています。各レイアウトの生成に使用された製造業者と層構成プロファイルは、候補ビューアー下部の候補詳細ペインに表示されます。

View the fabricator, stack-up, and design rule profile for each layout.
各レイアウトの製造業者、層構成、設計ルールのプロファイルを確認できます。

特定のメーカーの特定の層構成を使った設計だけを見たい場合は、製造業者、層数、設計ルールで候補を絞り込めます。

4層基板とJLCPCBを選択したQuilterの候補フィルター。

ダウンロード時には、層の厚さ、層の種類、誘電率、誘電正接を含む層構成の詳細がすべて、基板ファイルとともにエクスポートされます。

独自の層構成でQuilterを使いたいとお考えですか?Quilterは近日中に、ECAD入力ファイルで定義したカスタム層構成のアップロードに対応する予定です。それまでの間、Quilterに追加してほしい層構成があればお気軽にお知らせください。

3/ インピーダンス制御信号の物理計算と配線

インピーダンス制御の計算はQuilterが行うため、設計者が行う必要はありません。Quilterは、各候補固有の層構成を考慮した2D準静的フィールドソルバーを用いて、目標インピーダンス要件を満たす差動ペアのトレース幅と間隔を計算します。

これらは、層構成、配線層、伝送線路の種類ごとに最適化されたインピーダンスプロファイルに変換されます。

Example of an impedance profile used by Quilter when routing differential pairs
Quilterが差動ペアの配線時に使用するインピーダンスプロファイルの例

リリース時点では、Quilterはすべての種類の差動ペアに対応しているわけではなく、いくつかの初期の制限があります。これらはできるだけ早く解消していく予定です。まず、インピーダンスプロファイルは現在、差動インピーダンス85Ωと100Ωに限られています。

ご自身の設計で差動ペアを試したい場合は、Quilterアプリで、対応する識別子のいずれかを用いてペアのサフィックスでラベル付けされたネットを含む基板をアップロードしてください。

Quilterを実際に試す

Project Speedrunは、自律的なレイアウトの実際の姿と、Quilterが実現する時間短縮を示しました。次は、ご自身のハードウェアでお確かめください。

利用を始める

設計の検証

仕上げが完了したら、最後に確認するのはハードウェアが動作するかどうかです。電源投入時には電気的な不具合の多くが現れます。エンジニアにとって、緊張と期待が入り交じる瞬間です。

第4回に進む

設計の仕上げ

自律的なレイアウトにより、DRCを実施済みの完成した設計が得られます。仕上げは、製造に向けて最終調整するための短い精密な作業です。

第3回に進む

設計のコンパイル

設計の準備ができたら、次はQuilterに引き渡します。従来のワークフローでは、この段階でエンジニアとレイアウト担当者が設計意図を確認します。Quilterはこの打ち合わせを回路理解のプロセスに置き換えます。プロジェクトをアップロードし、制約条件がどう解釈されたかを確認して、ジョブを実行します。

第2回に進む