回路図を考慮した配置

Product Updates

日付

著者

Product Updates

回路図を考慮した配置

日付

初回公開日

September 10, 2023

著者

Sergiy Nesterenko

Founder and CEO

シリーズ全体を読む

/ 6

この記事は、Quilterの物理法則に基づくレイアウト自動化を使い、NXP i.MX 8M Mini搭載コンピューターを再現した過程を詳しく紹介するシリーズの一部です。

概要：Project Speedrun

第1回：設計の準備

第2回：設計のコンパイル

第3回：設計の仕上げ

第4回：テストと検証

第5回：AIがレイアウトしたコンピューターのファームウェア開発：起動からGoogle Meetまで

第6回：AIが設計したマザーボードの製造：PCBのDFMとDFAに関する58の教訓

Quilterユーザーは、基板ファイルと一緒に回路図をアップロードして、Quilterでコンパイルできるようになりました。これにより、回路図内で直接的または暗黙的につながる部品を、レイアウト上でもまとめて配置できます。

部品がより論理的に配置されることで、設計の理解とデバッグが容易になると考えられます。

回路図を考慮した配置を利用するには、最上位の回路図に基板と同じ名前を付け、基板ファイルと一緒にアップロードするだけです。

この機能は現在KiCadの設計で利用でき、Altiumにも近日中に対応する予定です。

更新：リリースv0.5.0（10/11/23）でAltiumへの対応を追加しました。

著者について

Sergiy Nesterenko

、

Founder and CEO

Sergiy Nesterenko is the founder and CEO of Quilter, the Physics-Driven AI platform for PCB Layout Automation. Before Quilter, he spent five years at SpaceX as a senior avionics engineer, developing radiation-hardened electronics for the Falcon 9 and Falcon Heavy second stages. He holds a triple major in mathematics, physics, and chemistry from UC Berkeley, and founded Quilter in 2019 to solve the PCB layout bottleneck he encountered firsthand at SpaceX.

同じ著者の記事：

Sergiy Nesterenko

Quilterを実際に試す

Project Speedrunは、自律的なレイアウトの実際の姿と、Quilterが実現する時間短縮を示しました。次は、ご自身のハードウェアでお確かめください。

利用を始める

設計の検証

仕上げが完了したら、最後に確認するのはハードウェアが動作するかどうかです。電源投入時には電気的な不具合の多くが現れます。エンジニアにとって、緊張と期待が入り交じる瞬間です。

第4回に進む

設計の仕上げ

自律的なレイアウトにより、DRCを実施済みの完成した設計が得られます。仕上げは、製造に向けて最終調整するための短い精密な作業です。

第3回に進む

設計のコンパイル

設計の準備ができたら、次はQuilterに引き渡します。従来のワークフローでは、この段階でエンジニアとレイアウト担当者が設計意図を確認します。Quilterはこの打ち合わせを回路理解のプロセスに置き換えます。プロジェクトをアップロードし、制約条件がどう解釈されたかを確認して、ジョブを実行します。

第2回に進む

その他の記事

完全なプリント基板レイアウトをフル自動化する、初の物理法則に基づくAI

数時間で複数の候補を生成。すべての配線配置を物理で検証。

ミッションクリティカル環境向けエンタープライズ級サポート

ハイリスクな基板開発のために設計された、プレミアムでプロアクティブなサポート。

サポート及びドキュメント

私たちもエンジニアです

私たちは、あなたと同じエンジニアとして、ハードウェア設計をもっと速くしたいと考えています。