Prüfgerechtes Design (DFT)
Was ist prüfgerechtes Design (DFT)?
Prüfgerechtes Design (Design for Test, DFT) umfasst Verfahren und Strategien für das Leiterplattendesign, die eine effiziente und zuverlässige Prüfung bestückter Leiterplatten während der Fertigung ermöglichen. Dazu gehören ausreichender Zugang zu Testpunkten für In-Circuit-Tests (ICT), die Auslegung von Boundary-Scan-Ketten (JTAG) für die Prüfung digitaler ICs, die Kompatibilität mit Nadelbettadaptern, die Platzierung von Programmierstiftleisten zum Laden der Firmware und gegebenenfalls integrierte Selbsttestfunktionen (BIST). Ziel ist es, die Testabdeckung, also den Anteil potenzieller Fertigungsfehler, die sich automatisch erkennen lassen, zu maximieren und zugleich Testzeit und Adapterkosten zu minimieren.
DFT-Anforderungen wirken sich unmittelbar auf das Leiterplattenlayout aus: Testpunkte müssen in einem regelmäßigen Raster zugänglich sein, Testpads benötigen ausreichenden Abstand zu umgebenden Bauteilen für die Kontaktierung mit Prüfspitzen, das Routing von JTAG-Ketten muss bestimmten Topologieregeln folgen, und Programmieranschlüsse müssen an gut zugänglichen Stellen platziert werden. Leiterplatten, die ohne Berücksichtigung von DFT entwickelt wurden, weisen häufig eine geringe Testabdeckung auf. Dadurch können fehlerhafte Geräte an Kunden ausgeliefert werden, Gewährleistungskosten steigen und der Ruf des Produkts Schaden nehmen. Leiterplatten, die von Anfang an unter DFT-Gesichtspunkten entwickelt werden, erreichen dagegen eine höhere Fertigungsqualität bei insgesamt niedrigeren Testkosten.
Prüfbarkeit in KI-generierte Layouts integrieren
DFT gehört zu den am häufigsten vernachlässigten Aspekten des Leiterplattendesigns, weil Prüfanforderungen mit elektrischen und mechanischen Randbedingungen um Leiterplattenfläche und Routingressourcen konkurrieren. Physikbasierte KI-Layoutwerkzeuge können DFT zu einer gleichrangigen Entwurfsrandbedingung machen und die Positionen von Testpunkten und Programmierstiftleisten sowie das JTAG-Routing als integrale Bestandteile der Layoutoptimierung einplanen. Indem sie Prüfbarkeit zusammen mit elektrischer Leistungsfähigkeit und Herstellbarkeit während der Erzeugung berücksichtigen, erstellen diese Werkzeuge Designs, die von Anfang an prüfbereit sind. So entfällt das kostspielige und zeitaufwendige nachträgliche Ergänzen von Prüffunktionen in Layouts, die ursprünglich ohne sie entwickelt wurden.
