Vom KI-Design zur Fertigung: Wie Quilter die Erzeugung von Gerber-, Bohr- und Fertigungsdaten automatisiert

Wenn Sie schon einmal eine lange Nacht damit verbracht haben, Gerber-Daten zu exportieren, Bohrdaten zurechtzubiegen und vor einem Leiterplattenbau die Lagenaufbauten erneut zu prüfen, kennen Sie die ärgerliche Wahrheit bereits: Die Aufbereitung der PCB-Daten ist der Ort, an dem der Schwung stirbt. Quilter dreht diesen Teil des Workflows um. Statt Fertigungsausgaben als manuellen, fehleranfälligen „letzten Schritt“ zu behandeln, behandelt Quilter sie als erstrangiges Produktergebnis, erzeugt aus denselben Constraints und Physikprüfungen, aus denen auch das Layout entstanden ist.

Dieser Beitrag geht durch, was „Fertigungsdaten“ in der Leiterplattenfertigung tatsächlich bedeutet, wie Quilter aus einem KI-PCB-Layout ein herstellerfertiges Release-Paket macht und wie Sie dieses Paket ohne das übliche Hin und Her bei gängigen Fertigern hochladen. Er ist für Ingenieure geschrieben, die nach Werkzeugen suchen, die Fertigungsdaten automatisch erzeugen, und praxisnah genug, um ihm bei Ihrem nächsten Release zu folgen.

Definieren wir, was „Fertigungsdaten“ in der Leiterplattenfertigung wirklich bedeuten

Im PCB-Umfeld bezeichnet „Fertigungsdaten“ meist den vollständigen Satz an Dateien, den ein Leiterplattenhersteller braucht, um Ihre unbestückte Leiterplatte zu fertigen, plus die Dateien, die Ihr Bestückungsdienstleister zum Bestücken benötigt. Der Begriff wird lose verwendet, deshalb lohnt es sich, vor dem Thema Automatisierung genau zu werden.

Ein Fertigungspaket für Leiterplatten enthält mindestens Gerber-Dateien (für Kupfer, Lötstopplack, Bestückungsdruck und Platinenkontur) sowie eine NC-Bohrdatei (für durchkontaktierte und nicht durchkontaktierte Löcher). Viele Hersteller akzeptieren auch reichhaltigere Formate wie ODB++ oder IPC-2581, die mehr Designabsicht in einem einzigen Container transportieren können statt in einem Ordner voller getrennter Lagenplots. Auf der Bestückungsseite legen Sie typischerweise Pick-and-Place-Daten (Centroid) und eine Stückliste (BOM) bei und ergänzen oft eine PDF-Fertigungszeichnung oder Hinweise, die Lagenaufbau, Impedanz, Toleranzen und Sonderanweisungen klären.

Sie hören „Fertigungsdaten“ möglicherweise auch im mechanischen Kontext, wo damit DXF für das Laserschneiden, STEP für die Zerspanung oder G-Code für CNC gemeint sein kann. Das sind echte „Fertigungsdateien“, aber ein anderes Universum. Dieser Artikel konzentriert sich auf Daten für die Leiterplattenfertigung: Gerber-Automatisierung, Bohrdaten-Automatisierung und ein wiederholbares Fertigungspaket, das Sie einem Leiterplattenhersteller mit gutem Gefühl übergeben können.

Warum ist Automatisierung hier wichtig? Weil jeder manuelle Exportschritt das Risiko birgt, das Falsche zu verschicken. Falsche Bohreinheiten, vertauschte Innenlagen, fehlende Öffnungen im Lötstopplack, eine veraltete Stückliste, eine verschobene Platinenkontur oder ein vergessener Impedanzhinweis können allesamt zu Terminverzögerungen führen. Die automatische Erzeugung von Fertigungsdaten ist nicht nur eine Bequemlichkeitsfunktion. Sie ist eine Zuverlässigkeitsfunktion.

Wie macht Quilter aus KI-gestützten Layouts fertigungsbereite Dateien?

Quilters Grundannahme ist einfach: Die schnellsten Hardware-Teams sind jene, die mehr iterieren, und Iteration funktioniert nur, wenn sich jede Iteration auch tatsächlich bauen lässt. Deshalb positioniert sich Quilter rund um physikgetriebene PCB-Automatisierung und einen Workflow, der sich in die CAD-Werkzeuge einfügt, die Ingenieure ohnehin nutzen.

Hier der praktische Bogen von „KI-PCB-Layout“ zu „fertigungsbereiten Dateien“:

1. Sie starten mit echter Designabsicht, nicht mit einer leeren Leiterplatte. Quilter ist darauf ausgelegt, mit Ihrem bestehenden Workflow zu arbeiten: Sie bringen Ihr Projekt ein, definieren die Platinenkontur, platzieren Steckverbinder vorab und setzen Constraints. Diese Constraints sind die Randbedingungen, die darüber entscheiden, ob ein Layout sinnvoll ist, besonders bei hohen Geschwindigkeiten, Power-Integrity und empfindlichen Schnittstellen.
2. Quilter erzeugt schnell Layout-Kandidaten und validiert sie dann so, wie es eine Ingenieurin oder ein Ingenieur täte. Das Ziel ist nicht „ein Layout“. Das Ziel ist „mehr Layouts, schneller“, damit Sie Kompromisse über Platzierungen, Routing-Topologien oder Fertigungsannahmen hinweg vergleichen können. Während die Kandidaten entstehen, erkennt und berücksichtigt Quilter jene PCB-Realitäten, die automatische Routing-Versuche häufig entgleisen lassen: Abblockkondensatoren, impedanzkontrollierte Netze, Differential-Paare und weitere kritische Aspekte, die als vorrangige Constraints behandelt werden müssen und nicht als nachträgliche Gedanken.
3. Transparente Prüfung, dann eine saubere Übergabe. Ein wesentlicher Unterschied zwischen „Automatisierung, der Sie vertrauen“ und „Automatisierung, die Sie bewachen müssen“ ist Sichtbarkeit. Quilter legt Wert auf transparente Designprüfung, indem jedes Layout gegen die vollständige Liste der von Ihnen vorgegebenen physikalischen Constraints bewertet wird und hervorgehoben wird, was vollständig ist und was Aufmerksamkeit braucht. Das ist wichtig, weil Fertigungsausgaben nur so gut sind wie die zugrunde liegenden Designprüfungen.
4. Konsistente Ausgaben auf einen Klick. Sobald Sie einen Kandidaten ausgewählt und die letzten Prüfungen abgeschlossen haben, wird die Erzeugung der Fertigungsdaten zu einem wiederholbaren Release-Schritt. Es geht nicht darum, dass Gerber-Daten schwer zu plotten wären. Tatsache ist, dass jedes Team dasselbe will: ein einheitliches, vollständiges Paket, das jedes Mal auf dieselbe Weise neu erzeugt wird, ohne eine Checkliste, die an irgendeinem Monitor klebt.

Anders gesagt: Quilters Automatisierungsgeschichte lautet nicht „die KI zeichnet Leiterbahnen, und dann machen Sie trotzdem die Fertigungsschinderei“. Sie lautet „Constraints plus Physikprüfungen erzeugen ein Layout, dem Sie vertrauen können, und dieselbe Absicht erzeugt ein standardisiertes Fertigungspaket, das Sie einreichen können“.

Das erhalten Sie in jedem Quilter-Fertigungspaket

Unten steht der übliche Satz an Fertigungsdaten, den Ingenieure in einem vollständigen Release erwarten. Die genaue Mischung variiert je nach Hersteller, aber diese Liste ist das, was die meisten Teams in PCB-Abläufen mit „automatischer Erzeugung von Fertigungsdaten“ meinen.

• ✅ Gerber RS-274X (Kupfer, Lötstopplack, Bestückungsdruck, Kontur)
  
  • Das sind die geplotteten Lagenbilder, mit denen Leiterplattenhersteller Kupfer, Lötstopplack und Bestückungsdruck belichten. RS-274X bedeutet, dass die Dateien in sich geschlossen sind und die Blenden eingebettet enthalten, was Mehrdeutigkeiten im CAM reduziert.
• ✅ Excellon-NC-Bohrdaten
  
  • Diese geben Lochpositionen, Werkzeuggrößen und die Durchkontaktierungsabsicht an (oft über getrennte Ausgaben für durchkontaktierte und nicht durchkontaktierte Bohrungen). Probleme mit der Bohrgenauigkeit sind eine klassische Ursache für Fehlschläge in der Fertigung, deshalb zählt Konsistenz.
• ✅ ODB++
  
  • Eine datenbankähnliche Fertigungsausgabe, die Lagen, Bohrungen, Netzlisten und mehr in einem strukturierten Container erfassen kann. Viele Hersteller bevorzugen sie, weil sie Interpretationsfehler reduziert.
• ✅ IPC-2581
  
  • Ein weiteres strukturiertes Fertigungsformat, das mehr Designabsicht transportieren kann als reine Gerber-Daten und in vielen modernen CAM-Prozessketten eingesetzt wird.
• ✅ Pick-and-Place-Datei (Centroid)
  
  • Wird von Bestückern genutzt, um Bauteile korrekt zu setzen. Sie enthält üblicherweise den Referenzbezeichner, X/Y-Koordinaten, die Drehung und die Seite der Leiterplatte.
• ✅ Stückliste (BOM)
  
  • Bauteilliste mit Mengen, Referenzbezeichnern, Herstellerteilenummern und bei Bedarf freigegebenen Alternativen. Hier verhindern Sie Überraschungen nach dem Muster „wir haben den falschen Regler eingesetzt“.
• ✅ PDF-Fertigungszeichnung und Hinweise
  
  • Menschenlesbare Hinweise zu Lagenaufbau, Impedanzzielen, Farbe des Lötstopplacks, Oberflächenfinish, Tiefenfräsen, Via-Verfüllung und allen „Nicht-tun“-Punkten, die Sie festschreiben wollen.
• ✅ Optionale Fertigungshelfer
  
  • Netzliste für den CAM-Abgleich, Bestückungszeichnungen und weitere Ausgaben, die DFM und Angebotserstellung beschleunigen, je nach Leiterplattenhersteller und Bestückungspartner.

Hinweis zur Kompatibilität: Die meisten Leiterplattenhersteller akzeptieren Gerber plus Excellon als Grundlage, und viele akzeptieren auch ODB++ oder IPC-2581. Wenn Sie bei gängigen Prototypenfertigern wie JLCPCB oder PCBWay bestellen, laden Sie typischerweise ein gezipptes Archiv mit den üblichen Lagenplots und Bohrdaten hoch und bestätigen Ihre Optionen anschließend im Portal.

Warum ist die Erzeugung von Fertigungsdaten auf einen Klick für Ingenieure wichtig?

Ingenieure hassen das Exportieren von Dateien nicht, weil das Klicken auf „Plot“ schwer wäre. Sie mögen es nicht, weil die Datenaufbereitung der Ort ist, an dem kleine Inkonsistenzen teuer werden. Je häufiger Sie Leiterplatten bauen, desto stärker spüren Sie den Schmerz:

• Das Layout hat sich geändert, aber die Fertigungszeichnung verweist weiterhin auf den alten Lagenaufbau.
• Durchkontaktierte und nicht durchkontaktierte Bohrungen wurden falsch zusammengeführt.
• Die Konturlage fehlte, also hat der Leiterplattenhersteller geraten.
• Die Pick-and-Place-Datei nutzt einen anderen Ursprung als die Gerber-Daten.
• Jemand hat vergessen, die Impedanztabelle beizulegen, also meldet sich zwei Tage später der CAM-Ingenieur per E-Mail.

Bei der Erzeugung von Fertigungsdaten auf einen Klick geht es in Wahrheit um Wiederholbarkeit. Wenn Ihre Fertigungsausgaben jedes Mal auf dieselbe Weise aus denselben maßgeblichen Design-Constraints erzeugt werden, hört das Team auf, sich beim Ausliefern auf „ungeschriebenes Erfahrungswissen“ zu verlassen. Das verbessert die Verlässlichkeit der Übergabe, besonders in Teams, in denen die Person, die exportiert, nicht dieselbe ist, die die Constraints gesetzt hat, oder in denen Releases um 2 Uhr nachts vor einer Demo passieren.

Es wirkt sich auch direkt auf die Iterationsgeschwindigkeit aus. Quilters übergreifende Botschaft lautet „mehr iterieren“, weil mehr Designzyklen meist gewinnen. Aber Iteration funktioniert nur, wenn sich jede Iteration ohne zusätzlichen Aufwand als sauberes Paket ausliefern lässt. Die automatische Erzeugung von Fertigungsdaten ist ein Kraftverstärker für diese Haltung: weniger manuelle Schritte, weniger Gelegenheiten für Abweichungen und schnellere Zeit von „Kandidat ausgewählt“ bis „Bestellung ausgelöst“.

Eine praktische Denkweise: KI-PCB-Layout ist die vordere Hälfte der Beschleunigungskurve. Automatisierte Fertigungsdaten sind die hintere Hälfte. Ist eine der beiden Hälften langsam, ist die ganze Schleife langsam.

Wie sieht der Ablauf aus, um Quilter-Dateien bei Herstellern einzureichen?

Der schnellste Weg von „KI-Layout“ zu „Leiterplatten auf dem Schreibtisch“ ist ein Ablauf, der im besten Sinne langweilig ist: Er ist jedes Mal derselbe. Hier der übliche Ablauf, den Sie mit Quilter-Ausgaben nutzen können, und er passt sauber dazu, wie Hersteller Daten erwarten.

Visuelles Ablaufdiagramm

+-------------------+     +------------------+     +------------------------+     +---------------------------+

|  KI-Layout in     | --> |  Finale Prüfung  | --> |  Fab-Paket erzeugen    | --> |  Zum Hersteller hochladen |

|  Quilter          |     |  + DRC-Checks    |     |  (ein Klick)           |     |  (JLCPCB, PCBWay usw.)    |

+-------------------+     +------------------+     +------------------------+     +---------------------------+

‍

Der Prozess Schritt für Schritt

Schritt 1: KI-Layout in Quilter
Beginnen Sie mit Ihrem importierten Projekt und definieren Sie, worauf es ankommt: Platinenkontur, Platzierung der Steckverbinder, Sperrflächen, Differential-Paare, Impedanzregeln und alle mechanischen Constraints – je expliziter Ihre Constraints, desto aussagekräftiger das Ergebnis.

Schritt 2: Finale Prüfung und DRC
Bevor Sie Fertigungsausgaben erzeugen, machen Sie einen letzten Durchgang, der dem entspricht, wie Sie Leiterplatten tatsächlich ausliefern:

• Prüfen Sie Constraints für Differential-Paare, Längenabgleich und Impedanzregeln.
• Prüfen Sie Spannungsverteilung, Platzierung der Entkopplung und Rückstrompfade.
• Bestätigen Sie die mechanischen Freiräume an Steckverbindern und Befestigungsbohrungen.
• Fahren Sie den DRC in Ihrer nativen CAD-Umgebung, falls Sie dort den Feinschliff machen.

Hier entscheiden Sie auch, was für die Fertigung „festgeschrieben“ ist: Lagenaufbau, Bohrdurchmesser, Via-Typen, Oberflächenfinish, Lötstopplack und Anforderungen an die kontrollierte Impedanz.

Schritt 3: Fertigungspaket erzeugen
Erzeugen Sie das Release-Paket als einen einzigen Ausgabeschritt, damit der vollständige Satz synchron bleibt. Ziel ist, dass das Paket, das Sie verschicken, beständig „vollständig“ ist und nicht „ein Ordner mit Exporten, von denen wir hoffen, dass alles drin ist“.

Schritt 4: Das gezippte Archiv herunterladen
Hersteller wollen in der Regel eine ZIP-Datei. Halten Sie den Archivnamen einheitlich, etwa:

• Projektname_RevA_Datum.zip
• Projektname_RevB_Impedanzupdate.zip

Einheitlichkeit hilft beim Nachbestellen von Bauten oder beim Vergleichen von Revisionen.

Schritt 5: In das Herstellerportal hochladen
Laden Sie die ZIP-Datei bei Ihrem gewählten Leiterplattenhersteller hoch. Die meisten Portale zeigen eine Vorschau. Nutzen Sie sie.

• Bestätigen Sie, dass die Kontur korrekt aussieht.
• Bestätigen Sie, dass Bohrungen erscheinen und zu den Pads passen.
• Prüfen Sie, ob Öffnungen im Lötstopplack und der Bestückungsdruck plausibel aussehen.
• Vergewissern Sie sich, dass Kupferlagen nicht gespiegelt oder vertauscht sind.

Praktische Tipps, die vermeidbare E-Mails verhindern

• Legen Sie immer eine Konturlage bei (auch wenn das Portal sie ableiten kann). Portale, die Konturen erraten, sind der Grund, warum Leiterplatten in der falschen Größe zurückkommen.
• Seien Sie eindeutig bei durchkontaktierten und nicht durchkontaktierten Bohrungen. Wenn Sie Schlitze oder Werkzeugbohrungen verwenden, benennen Sie sie in den Fertigungshinweisen.
• Dokumentieren Sie Ihre Annahmen zum Lagenaufbau. Hängt Ihr Aufbau von der Impedanz ab, geben Sie Zielimpedanz und Toleranz an und nicht nur „kontrollierte Impedanz“.
• Bestätigen Sie die Einheitlichkeit des Ursprungs zwischen Centroid-Daten und Gerber-Daten, wenn Sie bestücken lassen.
• Nutzen Sie die Portalvorschau wie eine kleine DFM-Prüfung. Es ist die schnellste Plausibilitätsprüfung, die Sie je machen werden.

Welche Ergebnisse können Sie von automatisierter Erzeugung der Fertigungsdaten erwarten?

Der verlässlichste Nutzen ist keine Schlagzeilenzahl. Es ist weniger Reibung beim Bauen. Wenn Fertigungsausgaben automatisch und einheitlich erzeugt werden, passieren drei Dinge.

Erstens: Die Datenaufbereitung hört auf, ein Engpass zu sein. Statt einer Hektik in der Spätphase wird die Erzeugung des Fertigungspakets zu einem üblichen Release-Schritt. Das ist besonders wertvoll für kleine Teams, in denen eine einzelne Person Design, Validierung, Beschaffung und Baukoordination übernimmt.

Zweitens: Fehler lassen sich leichter verhindern und leichter zurückverfolgen. Meldet ein Hersteller ein Problem, können Sie das exakte Release-Paket für diese Revision reproduzieren und bestätigen, was verschickt wurde. Das schlägt das klassische Szenario, in dem eine Person am Montag Gerber-Daten und eine andere am Donnerstag Bohrdaten exportiert hat.

Drittens: Iteration wird weniger beunruhigend. Teams vermeiden oft „noch eine Layout-Anpassung“, weil sie „noch eine Exportsitzung“ bedeutet. Wenn die automatische Erzeugung der Fertigungsdaten diesen Aufwand beseitigt, fahren Sie eher zusätzliche Designzyklen, erkunden alternative Platzierungen und kommen zu einer besseren Leiterplatte, bevor Sie Geld für Bauten ausgeben.

Wenn Sie die Wirkung intern einfach beziffern wollen, messen Sie über einige Bauten hinweg zwei Zeitblöcke:

• Zeit für Fertigungsausgaben (Exportieren, Benennen, Zippen, Portalvorschauen prüfen, Rückfragen aus dem CAM beantworten)
• Zeit, die durch Nacharbeit wegen unpassender Dateien verloren geht (falsche Revision, fehlender Hinweis, falsche Annahmen zu Bohrungen)

Selbst wenn Sie diese Zahlen nie veröffentlichen, sagen sie Ihnen, ob der Engpass Ihres Teams beim Layout, bei der Fertigungsvorbereitung oder bei der Übergabe selbst liegt.

Bereit, Ihre Hardwareentwicklung zu beschleunigen?

Wenn Ihr Team nach Werkzeugen sucht, die Fertigungsdaten automatisch erzeugen, suchen Sie in Wahrheit nach einer engeren Schleife: KI-PCB-Layout, das Constraints beachtet, plus Fertigungsdaten, die einheitlich genug erzeugt werden, um ohne Probleme auszuliefern. Quilter ist um genau diese Idee herum gebaut, von der physikgetriebenen Designprüfung bis zur nahtlosen Übergabe der Leiterplatte, die sich in die CAD-Werkzeuge einfügt, die Sie ohnehin nutzen.

Wer tiefer einsteigen möchte, findet hier die Quilter-Ressourcen, die Ingenieure für Umsetzungsdetails üblicherweise suchen:

Quilter-Hauptseite

Quilter-Dokumentation

Quilter-Community

Quilter-Hilfecenter

‍

Testen Sie Quilter kostenlos, fordern Sie eine persönliche Demo an oder wenden Sie sich an Quilters technisches Support-Team, um die automatische Erzeugung von Fertigungsdaten für Ihren konkreten Lagenaufbau, Ihren Hersteller und Ihre Constraints in Aktion zu sehen.