Sollte man 90-Grad-Ecken in Leiterbahnen vermeiden?

Das Wichtigste in Kürze

Sie sollten 90-Grad-Ecken nicht automatisch vermeiden. Eine Ecke fügt eine Überschusskapazität hinzu und verursacht eine Reflexion, und ob diese Reflexion eine Rolle spielt, hängt von der Leiterbahngeometrie und von der Anstiegszeit bzw. Bandbreite des Signals ab. Bei einer 4 mil breiten 50-Ohm-Leiterbahn in FR4 fügt eine Ecke etwa 7 fF hinzu und hält den Return Loss bis über 100 GHz unter -15 dB. Einbrüche in der Antwort der Zeitbereichsreflektometrie (TDR) eines Mäanders, die wie Eckreflexionen aussehen, können stattdessen von Fernübersprechen stammen. Diese Abschätzungen helfen, die Ursache von Reflexionen zu finden; sie ersetzen nicht die Simulation vor und nach dem Layout für die Designfreigabe.

• Die Eckkapazität skaliert mit der Leiterbahnbreite. Bei einer 50-Ohm-Leitung in FR4 fügt eine 90-Grad-Ecke bei 4 mil Breite etwa 7 fF hinzu, bei 60 mil 100 fF und bei 100 mil 170 fF.
• Das einfache Modell stimmt mit der Messung überein. Bei einer 60 mil breiten 50-Ohm-Leitung betrug die mit Zeitbereichsreflektometrie (TDR) gemessene Überschusskapazität einer Ecke 95 fF, verglichen mit den 100 fF, die das Modell vorhersagt.
• Einbrüche in der TDR-Antwort eines Mäanders können Fernübersprechen sein. Bei einem Microstrip-Mäander reproduzierte eine verlustlose Simulation, in der die Ecken entfernt und nur die Kopplung zwischen benachbarten Schenkeln berücksichtigt wurde, die an jeder Kehre gemessenen Einbrüche.
• Die Richtlinie hält sich aus Gründen, die nichts mit Signalintegrität zu tun haben. Zu ihren Ursprüngen gehören überholte Designregeln, Bedenken wegen Säurefallen, die vor 30 Jahren berechtigt gewesen sein mögen, und die Vorliebe von Layoutern für das Aussehen zweier 45-Grad-Knicke.

Das wichtigste Prinzip beim Design von Interconnects

Im Kern besteht Interconnect-Design darin, einen Schaltplan in ein physisches Layout zu übersetzen. Wenn Interconnects nicht transparent sind, werden sie, sobald die Konnektivität hergestellt ist, NUR noch Dinge verschlechtern. Sie fügen NUR Rauschen hinzu. Sie können die Leistung des Systems niemals über das hinaus verbessern, wozu das Silizium selbst fähig ist. Das ist das Thema vieler meiner Artikel, zum Beispiel dieses hier.

Eine Simulation auf Basis des Schaltplans mit idealen Leitungen als Interconnects liefert immer die bestmögliche Leistung, die Sie erreichen können. Daraus ergibt sich das Leitprinzip im Interconnect-Design: die Interconnects so zu entwickeln, dass das von ihnen erzeugte Rauschen auf ein akzeptables Maß sinkt. Genau das leisten Designrichtlinien für Interconnects.

Leichter gesagt als getan.

Legacy Code: Keine 90-Grad-Ecken beim Routing

In meinen 40 Jahren in der Hochleistungselektronik bin ich auf viele Empfehlungen in Designrichtlinien gestoßen, die entweder falsch sind oder nur in manchen Fällen zutreffen, aber fälschlicherweise auf alle verallgemeinert wurden. Manchmal „funktioniert“ ein Design nicht wegen einer bestimmten Designrichtlinie, sondern trotz ihrer. So entstehen „Mythen“, die ich Legacy Code nenne. Referenzdesigns mit diesen irreführenden Richtlinien, die in der Branche weit verbreitet sind, werden zur akzeptierten Designpraxis.

Das Paradebeispiel für Legacy Code ist die Designrichtlinie, dass 90-Grad-Ecken vermieden werden sollten, weil sie Reflexionsrauschen verursachen.

Ich glaube, ein Grund, warum diese Designrichtlinie immer wieder auftaucht, sind die Ergebnisse eines einfachen Experiments, das viele Ingenieure durchführen.

Verzögerungsleitungen, Serpentinen oder Mäander sind in vielen Designs ein gängiges Element. Sie ermöglichen eine längere Signalverzögerung auf kürzerer Strecke, indem sie Fläche statt nur lineare Länge belegen.

Mäandermuster sehe ich auf vielen Evaluierungs-Testboards. Hier ist ein Beispiel für einen Mäander mit 7 Schenkeln, jeder 3 Zoll lang, mit 20 mil breiten Leiterbahnen und 10 mil dickem Dielektrikum zur benachbarten Massefläche.

Ecken verursachen Reflexionen, so die gängige Erklärung, wegen ihrer Überschusskapazität. Wenn ein Signal auf eine Ecke trifft, verursacht die kapazitive Last eine kleine negative Reflexion. Wenn Ecken Reflexionen verursachen, sollte es bei diesem Mäander mit 6 Kehren alle 1 nsec einen kapazitiven Einbruch in der TDR-Antwort geben: 0,5 nsec, um 3 Zoll bis zum Eckenpaar zu laufen, und weitere 0,5 nsec, bis die Reflexion zur TDR-Quelle zurückkehrt und aufgezeichnet wird.

Die gemessene TDR-Antwort ist unten dargestellt, zusammen mit der Antwort der Zeitbereichstransmission (TDT) auf eine Sprungflanke.

Die TDR-Antwort sieht genau so aus, wie man es erwartet, wenn Ecken Reflexionen verursachen. Alle 1 nsec erscheint ein kapazitiver Einbruch, entsprechend den beiden Ecken an jeder Kehre. Die Einbrüche werden kleiner, je weiter das Signal entlang der Leitung läuft, weil Verluste die Anstiegszeit vergrößern. Je länger die Anstiegszeit, desto kleiner das reflektierte Signal von derselben kapazitiven Diskontinuität.

Wenn die meisten Ingenieure solche Messungen an Teststrukturen betrachten, liegt der Schluss nahe, dass bei dieser Anstiegszeit von 50 psec, die selbst für Signale mit 5 Gbps nicht untypisch ist, ein 90-Grad-Knick spürbares Reflexionsrauschen erzeugt und vermieden werden sollte.

Der endgültige Beweis, besonders für voreingenommene Ingenieure, die sagen, sie glaubten keinen Simulationen, sondern nur Messungen. Was sollte es denn sonst sein?

Jedes Problem mit ingenieurmäßiger Disziplin analysieren

Genau hier kommt es darauf an, wie ein Ingenieur zu denken, wenn man Effekte der Signalintegrität analysiert. Bei der Analyse eines Signalintegritätsproblems gibt es fünf wichtige Elemente:

1. Die grundlegenden Prinzipien anwenden
2. Einen virtuellen Prototyp in der idealen Welt bauen und das erwartete Verhalten anhand von Faustregeln, Näherungen und numerischen Simulationen abschätzen.
3. Einen realen Prototyp bauen und mit bewährten Messpraktiken das in der idealen Welt vorhergesagte Verhalten verifizieren
4. Durch die Korrelation von Messung und Simulation Vertrauen in die eigenen bewährten Simulations- und Messpraktiken gewinnen.
5. Die Ergebnisse des virtuellen und des realen Prototyps analysieren, um die Ursache des Verhaltens zu verstehen und die „Na und?“-Fragen zu beantworten

Beim Mäander sehen wir eine Microstrip-Leitung. Wann immer Sie eine Microstrip-Leitung mit benachbarten Leiterbahnen sehen, sollten Sie als Erstes an Fernübersprechen denken. Wenn ein Signal vom linken Ende in den ersten Schenkel eingespeist wird, läuft es von links nach rechts den ersten Schenkel entlang.

Gleichzeitig liegt der zweite Schenkel direkt daneben. Im zweiten Schenkel wird Fernübersprechen in Form der Ableitung der Sprungflanke induziert, das ebenfalls von links nach rechts läuft. Dieses Fernübersprechen schaukelt sich auf und wird größer, während der Aggressor in Schenkel 1 von links nach rechts läuft.

Wenn das Fernübersprechen die erste Kehre ganz rechts erreicht, saust es herum und läuft von rechts nach links zurück zur TDR-Quelle, genau während das Aggressorsignal die Kehre nimmt und von rechts nach links den zweiten Schenkel entlangläuft. Diese beiden Signale, die ursprüngliche Sprungflanke und der Rauschimpuls des Fernübersprechens, laufen an der Kehre buchstäblich durcheinander hindurch.

Das Rauschen des Fernübersprechens läuft zurück zur TDR-Quelle und erscheint dort als negativer Impuls. Es trifft 1 nsec nach dem Aussenden der Flanke ein: der erste Einbruch.

Dasselbe passiert, wenn der Aggressor den zweiten Schenkel von rechts nach links entlangläuft. Er induziert Fernübersprechen in Schenkel 1 und Schenkel 3. In Schenkel 1 addiert es sich zum ersten Fernrauschen, sodass der erste Fernimpuls beim Empfang am TDR noch größer wird.

Das Fernübersprechen in Schenkel 3 gelangt 2 nsec nach dem Aussenden zurück zur TDR-Quelle, und so weiter. Das ist unten dargestellt.

Alle 1 nsec empfängt das TDR einen weiteren Fernimpuls als negativen Spannungseinbruch. Und während sich das Signal ausbreitet, nimmt seine Anstiegszeit zu, wegen der Verluste UND wegen des Verlusts hoher Frequenzen in das Fernübersprechen. Während sich das Signal durch den Mäander ausbreitet, zeigt das Fernübersprechen genau dasselbe Verhalten, das wir von Ecken erwarten.

Hier haben wir zwei völlig verschiedene Erklärungen für dieselbe Messung, die genau dasselbe qualitative Verhalten vorhersagen. Wie unterscheiden wir sie? … indem wir es in Zahlen fassen.

Prüfen, ob TDR-Einbrüche im Mäander von Ecken oder von Übersprechen stammen

Wenn Sie das Verhalten eines realen Prototyps durch die Simulation seines digitalen Zwillings verifizieren möchten, könnten Sie versucht sein, das Layout in einen 3D-Vollwellen-Solver wie Simbeor oder HFSS zu importieren, Ports hinzuzufügen und die S-Parameter zu simulieren. Anschließend betrachten Sie die S-Parameter im Zeitbereich, um sie mit den Messungen zu vergleichen.

Sofern mit Ihrer Messung nicht etwas grundlegend falsch ist, sehen Sie in der simulierten TDR-Antwort dasselbe Verhalten wie in der gemessenen. Damit haben Sie lediglich bestätigt, dass sich dieses Verhalten der kleinen Einbrüche auch aus dem Artwork vorhersagen lässt. Über die eigentliche Ursache gewinnen Sie jedoch keine Erkenntnis.

Philosophisch betrachtet glaube ich nicht, dass wir in Wissenschaft und Technik jemals wissen können, was die Wahrheit ist. Wir können uns ihr nur besser annähern und jeden Konsistenztest nutzen, der uns einfällt, um mehr Vertrauen zu gewinnen, dass wir der Antwort näherkommen. Konsistenztests gehören daher zu Ihren wichtigsten Werkzeugen, um die Ursache zu verifizieren und Ihrer Analyse vertrauen zu können. Das ist eines der Themen meines aktuellen Office-Hours-Beitrags.

Es gibt viele Konsistenztests, mit denen Sie die eine Erklärung von der anderen unterscheiden können:

1. Fertigen Sie einen realen oder virtuellen Prototyp derselben Mäanderstruktur in Stripline-Technik. In einer Stripline gibt es kein Fernübersprechen. Sie sollten also keinen der Einbrüche sehen, wenn sie auf Fernübersprechen zurückgehen, wohl aber, wenn sie von Ecken verursacht werden.
2. Fertigen Sie denselben Microstrip-Mäander (als virtuellen oder realen Prototyp), aber mit größerem Abstand zwischen den Schenkeln. Verursachen Ecken die Einbrüche, ändert sich die TDR-Antwort nicht. Ist es Fernübersprechen, werden die Einbrüche kleiner.
3. Fertigen Sie den realen oder virtuellen Prototyp mit abgerundeten oder 45-Grad-Knicken. Ist es Fernübersprechen, beeinflusst der 45-Grad-Knick die Ergebnisse nicht; liegt es an den Ecken, sollten die Reflexionen geringer werden.
4. Simulieren Sie die Struktur, indem Sie nur die Kopplung zu benachbarten Schenkeln einschalten und die Kehren im Artwork entfernen.
5. Berechnen Sie das von einer Ecke reflektierte Signal und vergleichen Sie die abgeschätzte TDR-Antwort mit der Messung.

In diesem Beispiel habe ich das Fernübersprechen mit einem 2D-Feldlöser-Modell der Schenkel simuliert, das das Übersprechen zwischen den Schenkeln enthielt, den Bereich der Kehren aber in eine ideale Leitung umwandelte. Damit entfielen die Eckreflexionen, und nur der Effekt des Fernübersprechens blieb übrig, in einem verlustlosen Interconnect. Die Abbildung unten vergleicht die gemessenen TDR- und TDT-Antworten mit den simulierten TDR- und TDT-Antworten.

Die Simulation, die nur die Kopplung zwischen den Schenkeln und keine Verluste im Interconnect berücksichtigte, reproduziert eindeutig alle Merkmale der realen, gemessenen Antwort. Die TDR- und TDT-Ergebnisse stimmen sehr gut überein. Dieses spezifische Verhalten in TDR und TDT lässt sich allein aus dem Fernübersprechen vorhersagen.

Verursachen Ecken Reflexionen?

Wie wenden wir grundlegende Prinzipien auf ein Signal an, das auf eine Ecke trifft? Ich habe Erklärungen der Wechselwirkung zwischen Signal und Ecke gehört, nach denen Elektronen um die Ecke herum beschleunigen müssen und dabei abstrahlen. Mir sind keine grundlegenden Prinzipien bekannt, die diese Deutung stützen. Ich denke vielmehr, dass es eine einfachere Erklärung gibt.

In einer homogenen Übertragungsleitung sieht das Signal bei seiner Ausbreitung eine momentane Impedanz. Trifft es auf eine Ecke, sieht es eine kleine Überschusskapazität, weil die Breite an der Ecke größer ist als auf der homogenen Leitung. Das ist hier in der Draufsicht auf die Signalleitung dargestellt, unter der Annahme, dass der Rückstrompfad direkt unter der Signalleitung liegt:

Wie viel zusätzliche Kapazität steckt in einer Ecke im Vergleich zu einer homogenen Leitung? Die gesamte Eckkapazität entspricht einem Quadrat. Die Überschusskapazität beträgt etwa ½ Quadrat. Jede homogene 50-Ohm-Übertragungsleitung hat eine feste Kapazität pro Längeneinheit. Diese hängt nur von der Impedanz der Leitung und vom Dk des Materials ab. Bei einer 50-Ohm-Leitung in FR4 sind es etwa 3,4 pF/Zoll. Das ist unabhängig von der Leiterbahnbreite. Verdoppelt sich die Leiterbahnbreite, müsste sich auch die Dielektrikumsdicke verdoppeln, damit die Leitung bei 50 Ohm bleibt, und die Kapazität pro Länge bleibt gleich.

Die Länge eines Quadrats ist die Leiterbahnbreite w [in]. Die Überschusskapazität einer Ecke beträgt also grob ½ x 3,4 pF/in x w[in] = 1,7 pF/Zoll x w[in] = 1,7 fF x w[mil].

Bei einer Leiterbahnbreite von 60 mil und einer Dielektrikumsdicke von 30 mil bis zur Rückstromebene betrüge die Überschusskapazität in einer Ecke der Leiterbahn etwa 1,7 pF/Zoll x 0,06 in = 0,1 pF = 100 fF.

Verursachen 100 fF Überschusskapazität Reflexionsrauschen? Ja, auf jeden Fall.

Die Überschusskapazität einer 90-Grad-Ecke messen

Wir haben ein einfaches Multilayer-Board mit einer homogenen 50-Ohm-Leitung aus 60 mil breiten Leiterbahnen und vier Ecken mit Abstand zueinander gebaut. Gemessen wurde die TDR-Antwort bei einer Anstiegszeit von 50 psec. Eine kapazitive Diskontinuität verursacht einen kleinen Einbruch in der angezeigten momentanen Impedanz. Mit einer eingebauten Funktion dieses TDR zur Extraktion der Überschusskapazität haben wir die Überschusskapazität einer Ecke gemessen. Hier ist die gemessene Antwort mit den vier Ecken und den vier kapazitiven Einbrüchen:

Die für diese Ecke gemessene Überschusskapazität wird unten rechts auf dem Bildschirm mit 95 fF angezeigt, ziemlich nah an unserer Abschätzung von 100 fF.

Das erste „Na und?“ lautet: Ecken verursachen eindeutig Reflexionen, und wir können sie leicht messen. Die mit diesem einfachen Modell abgeschätzte Eckkapazität ist eine sehr gute Näherung an das, was wir gemessen haben.

Das zweite wichtige „Na und?“ ist jedoch die Skalierung, die dieses Modell nahelegt. Die Kapazität einer Ecke ist keine intrinsische Eigenschaft der Ecke. Sie skaliert mit der Leiterbahnbreite, solange die Leitung eine 50-Ohm-Leitung ist. Sie können nicht ein bestimmtes Beispiel wie diese 60 mil breite Leiterbahn mit 100 fF Überschusskapazität nehmen und daraus verallgemeinern, dass alle Ecken 100 fF Kapazität haben.

Tatsächlich hätte eine Ecke bei einer 50-Ohm-Leitung mit 100 mil Breite eine Kapazität von 170 fF, während eine schmale, 4 mil breite 50-Ohm-Leitung eine Überschusskapazität von nur 7 fF hätte.

Außerdem hängt die Auswirkung einer Ecke auf die Reflexion einer Sprungflanke auch von der Anstiegszeit des einfallenden Signals ab. Je kürzer die Anstiegszeit, desto größer die reflektierte Amplitude. Diese TDR-Antwort lässt sich sehr einfach simulieren, indem man einen diskreten idealen Kondensator als Diskontinuität in eine ansonsten homogene Leitung setzt.

Sollten wir Ecken vermeiden?

In einem PCIe-Gen-4-Kanal, der mit NRZ bei 16 Gbps arbeitet, beträgt das UI 62 psec. Die Anstiegszeit liegt bei etwa 15 psec, und die Nyquist-Bandbreite des Signals beträgt 8 GHz. In einem 224-Gbps-Kanal mit PAM4 beträgt das UI 9 psec und die Anstiegszeit etwa 4 psec. Die Nyquist-Bandbreite des Signals liegt bei etwa 56 GHz.

Die simulierte TDR-Antwort einer 90-Grad-Ecke in einer 4 mil breiten 50-Ohm-Leitung mit einer Kapazität von 7 fF ist unten für ein PCIe-Gen-4-Signal und ein 224-Gbps-Signal dargestellt.

Das zeigt zwar die größere reflektierte Antwort eines Signals mit kürzerer Anstiegszeit, aber ist diese Reflexion zu groß? Sollten wir uns bei 224-Gbps-Signalen Sorgen um eine Ecke machen?

Der Frequenzbereich liefert manchmal mehr Erkenntnisse als der Zeitbereich

Eine der Metriken zur Beschreibung der Eigenschaften eines Interconnects sind die S-Parameter. Um die Auswirkung einer Reflexion zu bewerten, betrachten wir den Return Loss, S11. Liegt der Return Loss unter -15 dB, ist die Auswirkung auf das übertragene Signal, S21, kleiner als 0,1 dB und damit unbedeutend. Deshalb verwenden viele Steckverbinder-Spezifikationen -13 dB als Anforderung an den Return Loss. Entscheidend ist nicht der Return Loss selbst, sondern seine Auswirkung auf die Einfügedämpfung.

Hier ist der simulierte Return Loss einer Ecke in einer 10 mil breiten und einer 4 mil breiten 50-Ohm-Leitung im Vergleich zur Schwelle von -15 dB bei den beiden Nyquist-Frequenzen 8 GHz und 56 GHz.

Wann sollten Sie sich also um Ecken in Leiterbahnen sorgen?

Jetzt haben wir eine Möglichkeit, die Auswirkung einer Ecke in einigen konkreten Fällen zu bewerten. Eine Ecke in einer 10 mil breiten Leiterbahn erzeugt ab etwa 60 GHz potenziell einen Return Loss über -15 dB. Liegt Ihre Signalbandbreite über 60 GHz, sollten Sie sich wahrscheinlich um Ecken sorgen. Bei einer Leiterbahnbreite von 4 mil erzeugt eine Ecke erst oberhalb von 100 GHz einen Return Loss über -15 dB.

Diese Abschätzungen sollten nicht zur Freigabe eines Designs verwendet werden. Nutzen Sie sie, um Einblick in die Ursache von Problemen zu gewinnen. Wer einen 224-Gbps-Kanal entwirft, wird immer Simulationen vor und nach dem Layout durchführen. Dabei werden Sie unweigerlich einen Return Loss über der kritischen Schwelle von -15 dB sehen. Doch bevor Sie die Schuld auf Ecken in Ihren Interconnects schieben, suchen Sie nach anderen Quellen von Reflexionsrauschen. Dass es an Ecken liegt, ist unwahrscheinlich.

Warum betrachten Hardware-Ingenieure Ecken mit solcher Abneigung? Ein Teil des Grundes ist Legacy Code. Mit dem Rüstzeug, die Auswirkung einer Ecke zu analysieren, können Sie fundiert ingenieurmäßig beurteilen, ob Ecken in Ihrem Design ein Signalintegritätsproblem verursachen.

Ich höre auch, dass Ecken noch aus einem anderen Grund ungern gesehen werden: Der 90-Grad-Knick sei eine Säurefalle. Beim Wegätzen des Kupfers kann ein Tropfen des Säurebads durch Kapillarkräfte an der Ecke haften bleiben, und die Verunreinigung korrodiert sie weiter. Das mag vor 30 Jahren gestimmt haben, aber wenn Ihr Leiterplattenhersteller Sie wegen Säurefallen vor Ecken warnt, hat er keinen sehr guten Prozess. Suchen Sie sich einen anderen Leiterplattenhersteller.

Und schließlich sagen mir Layouter, wenn ich mit ihnen spreche, dass zwei 45-Grad-Knicke eine Ecke auf dem Board besser aussehen lassen. Das ist gefällig fürs Auge. Vielleicht ist das der eigentliche Grund, warum Layoutern beigebracht wird, 90-Grad-Knicke zu vermeiden.

Wenn es so viele sehr reale Signalintegritätsprobleme gibt, die man verstehen und vermeiden muss, brauchen wir nicht noch eines, das Rauschen hinzufügt und gut durchdachte Designrichtlinien für Signalintegrität verwässert. Deshalb ist es wichtig, die grundlegenden Prinzipien zu verstehen und zu wissen, wie man sie anwendet, um die wichtigen Signalintegritätsprobleme zu analysieren, denen Sie auf dem Weg zu höheren Datenraten mit Sicherheit begegnen werden.

Wie ich oft sage: Es gibt zwei Arten von Ingenieuren – solche, die Signalintegritätsprobleme haben, und solche, die sie noch bekommen werden.

Fazit

Das Problem mit dem Internet, das uns jederzeit zur Verfügung steht, ist nicht, dass zu wenig Information verfügbar wäre, sondern dass es zu viel Information gibt, und vieles davon ist schlimmer als nutzlos, manchmal falsch oder irreführend. Verstreut zwischen den Inhalten finden sich Perlen an Wissen und Einsicht, die Ihnen helfen können, die Lernkurve schneller zu erklimmen und ein effektiverer Ingenieur zu werden.

Fragen Sie sich bei jeder Designrichtlinie: Welches Problem soll diese Richtlinie verringern? Wenden Sie dann Ihre grundlegenden Prinzipien und Ihre analytischen Fähigkeiten an, um zu bewerten, wie viel diese Designrichtlinie zur Verringerung des Problems beiträgt. Und achten Sie bei jeder Designrichtlinie immer auf den Whack-a-Mole-Effekt, das Gesetz der unbeabsichtigten Folgen.

In dieser Beitragsreihe werde ich etwas Klarheit darüber schaffen, was wertvolle Information ist und was Rauschen. Das wirklich Schöne an Wissenschaft und Technik ist, dass es nicht um Meinungen geht, sondern um Belege. Im Bereich der Signalintegrität und des Designs von Hochleistungssystemen geht es darum, die grundlegenden Prinzipien der Signalintegrität anzuwenden, um das Verhalten von Signalen auf Interconnects zu verstehen und zu verringern, wie stark diese die Signale verschlechtern.

Häufig gestellte Fragen

Sollte man 90-Grad-Ecken in Leiterbahnen vermeiden?

Das hängt von der Leiterbahngeometrie, der Signalbandbreite und dem Kriterium ab, mit dem Sie die Reflexion bewerten. Eine 90-Grad-Ecke verursacht tatsächlich eine Reflexion, weil sie bei einer 50-Ohm-Leitung in FR4 eine kleine Überschusskapazität von etwa 1,7 fF pro mil Leiterbahnbreite hinzufügt. Ein praktisches Kriterium ist der Return Loss: Unter -15 dB beträgt die Auswirkung auf das übertragene Signal (S21) etwa 0,1 dB oder weniger. Nach diesem Maßstab bleibt eine Ecke in einer 4 mil breiten 50-Ohm-Leiterbahn bis über 100 GHz unter -15 dB, während eine Ecke in einer 10 mil breiten Leiterbahn diese Schwelle bei etwa 60 GHz überschreitet.

Wie viel Kapazität fügt eine Ecke in einer Leiterbahn hinzu?

Eine 90-Grad-Ecke fügt etwa ein halbes Quadrat der Kapazität der Leiterbahn hinzu. Eine homogene 50-Ohm-Leitung in FR4 hat unabhängig von ihrer Breite etwa 3,4 pF/Zoll, was ungefähr 1,7 fF Überschusskapazität pro mil Leiterbahnbreite ergibt. Der Wert skaliert mit der Breite: etwa 7 fF bei einer 4 mil breiten Leiterbahn, 100 fF bei 60 mil und 170 fF bei 100 mil. Bei einer 60 mil breiten 50-Ohm-Testleitung betrug die aus einer TDR-Messung extrahierte Eckkapazität 95 fF, nah an der Abschätzung von 100 fF.

Warum zeigt die TDR-Antwort einer Serpentinen-Leiterbahn Einbrüche?

Bei einer Microstrip-Serpentine (Mäander) sieht ein Einbruch an jeder Kehre wie eine Eckreflexion aus, kann aber von Fernübersprechen zwischen benachbarten Schenkeln stammen. Das Übersprechen baut sich entlang jedes Schenkels auf und kehrt in denselben Abständen zur TDR-Quelle zurück, in denen auch Eckreflexionen eintreffen würden. Im Beispiel mit sieben Schenkeln in diesem Artikel reproduzierte eine verlustlose 2D-Feldlöser-Simulation, die die Ecken entfernte und nur die Kopplung zwischen den Schenkeln behielt, die gemessenen TDR- und TDT-Einbrüche; die Einbrüche lassen sich also nicht automatisch den Ecken zuschreiben. Baut man dieselbe Struktur in Stripline-Technik, wo es kein Fernübersprechen gibt, lassen sich die beiden Ursachen trennen.

Sind 45-Grad-Knicke immer besser als 90-Grad-Knicke?

Sie sind eine Verbesserung, wenn die Reflexion der 90-Grad-Ecke groß genug ist, um in Ihrem Design eine Rolle zu spielen. Ersetzt man eine Ecke durch 45-Grad- oder abgerundete Knicke, sollte ihre Reflexion abnehmen; deshalb ist das Ändern der Knickform einer der Konsistenztests, um Eckreflexionen von Fernübersprechen zu unterscheiden. Ob diese Verringerung relevant ist, hängt von der Leiterbahnbreite, der Signalbandbreite und davon ab, ob der Return Loss unter -15 dB bleibt. Dieser Artikel enthält keinen gemessenen Vergleich der Knickformen. Layouter bevorzugen oft zwei 45-Grad-Knicke, weil sie auf dem Board besser aussehen, und das könnte der Hauptgrund dafür sein, dass sich die 90-Grad-Regel hält.

Sind 90-Grad-Ecken bei 224 Gbps PAM4 unbedenklich?

Die Abschätzungen für eine einzelne Ecke in diesem Artikel sind nützliches Hintergrundwissen, reichen aber nicht aus, um einen 224-Gbps-Kanal freizugeben. Ein 224-Gbps-PAM4-Signal hat eine Nyquist-Frequenz von etwa 56 GHz und eine Anstiegszeit von etwa 4 psec. Eine Ecke in einer 4 mil breiten 50-Ohm-Leiterbahn hält den Return Loss bis über 100 GHz unter -15 dB, daher sind Ecken in einem solchen Kanal wahrscheinlich nicht die Hauptquelle von Reflexionsrauschen. Breitere Leiterbahnen fügen proportional mehr Eckkapazität hinzu und lassen weniger Reserve. Für die Freigabe eines 224-Gbps-Kanals sind weiterhin Simulationen des gesamten Kanals vor und nach dem Layout erforderlich.

Sind 90-Grad-Ecken Säurefallen?

Bei einem guten Fertigungsprozess sind sie kein Problem. Säurefallen mögen vor 30 Jahren ein Problem gewesen sein, aber ein Leiterplattenhersteller, der wegen Säurefallen vor Ecken warnt, hat keinen sehr guten Prozess.

Quellen

Bogatin, Eric. „Bogatin’s 20 Rules for Engineers.“ Signal Integrity Journal, 14. Januar 2020. https://www.signalintegrityjournal.com/blogs/4-eric-bogatin-signal-integrity-journal-technical-editor/post/1539-bogatins-20-rules-for-engineers.

Bogatin, Eric. „Measuring Only Board-Level Power Rail Noise May Be Misleading.“ Signal Integrity Journal, 20. September 2022. https://www.signalintegrityjournal.com/articles/2790-measuring-only-board-level-power-rail-noise-may-be-misleading.

Bogatin, Eric. „Office Hours with Prof Eric Bogatin, 2026-09-28.“ Prof Eric Bogatin (Substack), 28. September 2026. https://profericbogatin.substack.com/p/office-hours-with-prof-eric-bogatin-325.

Bogatin, Eric. „Should You Worry About 90 Degree Bends in Circuit Board Traces?“ Signal Integrity Journal, 13. April 2021. https://www.signalintegrityjournal.com/articles/2104-should-you-worry-about-90-degree-bends-in-circuit-board-traces.

IEEE 802.3 Working Group. „IEEE P802.3dj 200 Gb/s, 400 Gb/s, 800 Gb/s, and 1.6 Tb/s Ethernet Task Force.“ Abgerufen am 7. Oktober 2026. https://www.ieee802.org/3/dj/index.html.

Shlepnev, Yuriy. „Validation of Bend Models with Measurements.“ Signal Integrity Journal, 22. September 2021. https://www.signalintegrityjournal.com/blogs/7-voice-of-the-experts-signal-integrity/post/2258-validation-of-bend-models-with-measurements.

Über Dr. Eric Bogatin

Dr. Eric Bogatin ist Technical Fellow bei Quilter, der Plattform für physikbasierte KI zur Automatisierung des PCB-Layouts, und berät deren Physik- und Engineering-Teams. Er ist Professor am Department of Electrical, Computer, and Energy Engineering (ECEE) der University of Colorado Boulder, wo er Graduiertenkurse zur Signalintegrität sowie den Senior Design Lab Capstone Course unterrichtet. Er war technischer Redakteur des Signal Integrity Journal, ist Fellow bei Teledyne LeCroy und Dean der Teledyne LeCroy Signal Integrity Academy. Er ist Autor von 18 Büchern über Signalintegrität und Elektronik, darunter Signal and Power Integrity: Simplified (Pearson, 3. Auflage, 2018), Principles of Power Integrity for PDN Design: Simplified (2017) und Practical Guide to Transmission Line Design and Characterization for Signal Integrity Applications (2020). Er hat einen B.S. in Physik vom MIT sowie einen M.S. und einen Ph.D. in Physik von der University of Arizona.