Newsletters

日付

著者

Newsletters

夏のニュースレター

日付

初回公開日

September 11, 2023

シリーズ全体を読む

/ 6

この記事は、Quilterの物理法則に基づくレイアウト自動化を使い、NXP i.MX 8M Mini搭載コンピューターを再現した過程を詳しく紹介するシリーズの一部です。 

Quilterの早期アクセスプログラムにご参加いただいている皆様、ありがとうございます!この2か月ほどの間にQuilterに加えた変更・改善を、簡単にまとめてご紹介します。

配線電流のルール、対象ネット、値、単位を表示するQuilterの制約設定画面。

1/ 制約マネージャー

制約マネージャーは、設計内のネットクラス、ネット、ピンごとに、配線幅や電流容量の制約を定義・管理するための、まったく新しい手段です。制約を定義することで、QuilterのAIルーターが、設計の物理的・電気的制約に適した配線幅を使用するようにできます。

制約マネージャーを試す

回路図の接続グラフと、対応する部品群を強調表示したPCBレイアウト。

2/ 回路図を考慮したレイアウト

基板ファイルと一緒に回路図をQuilterにアップロードし、コンパイルできるようになりました。これにより、回路図内で直接的または暗黙的につながる部品を、レイアウト上でもまとめて配置できます。この機能は現在KiCadの設計で利用でき、Altiumにも近日中に対応する予定です。

回路図をアップロード

機能に投票する

Quilterでは、さらに次のような改善を予定しています。

  1. 対応範囲を広げ、より複雑な設計を扱えるようにします。
  2. 配置を改善する対象は、部品の参照番号を表示するシルクスクリーンです。
  3. 回路図を考慮した配置に、Altiumでも対応します。

ほかにも欲しい機能はありますか?機能リクエストの送信やロードマップの確認は、公開フィードバックポータルをご利用ください。

Quilterを実際に試す

Project Speedrunは、自律的なレイアウトの実際の姿と、Quilterが実現する時間短縮を示しました。次は、ご自身のハードウェアでお確かめください。

利用を始める

設計の検証

仕上げが完了したら、最後に確認するのはハードウェアが動作するかどうかです。電源投入時には電気的な不具合の多くが現れます。エンジニアにとって、緊張と期待が入り交じる瞬間です。

第4回に進む

設計の仕上げ

自律的なレイアウトにより、DRCを実施済みの完成した設計が得られます。仕上げは、製造に向けて最終調整するための短い精密な作業です。

第3回に進む

設計のコンパイル

設計の準備ができたら、次はQuilterに引き渡します。従来のワークフローでは、この段階でエンジニアとレイアウト担当者が設計意図を確認します。Quilterはこの打ち合わせを回路理解のプロセスに置き換えます。プロジェクトをアップロードし、制約条件がどう解釈されたかを確認して、ジョブを実行します。

第2回に進む