Workbench

日付

著者

Workbench

差動ペア!

日付

初回公開日

October 9, 2024

シリーズ全体を読む

/ 6

この記事は、Quilterの物理法則に基づくレイアウト自動化を使い、NXP i.MX 8M Mini搭載コンピューターを再現した過程を詳しく紹介するシリーズの一部です。 

先日、Quilterに差動ペアのサポートを追加しました。この機能をQSP32 Solar Boostで早く試してみたくて待ちきれませんでした!

回路図をアップロードすると、QuilterはUSBとUARTの間のペアを魔法のように自動で検出しました。

Schematic clip showing where a set of differential pairs are located.
差動ペアの位置を示す回路図の一部
Quilter's UI automatically detects differential pairs
QuilterのUIは差動ペアを自動で検出します

Quilterは、FTDIチップをUSB-Cコネクタの近くにうまく配置してくれました。

DP_PとDP_N(白い矢印)にプローブを当てました。これらの配線は、UARTチップ(上)とUSB-Cコネクタ(下)の間を結んでいます。差動ペアのレイアウトは、良好なシグナルインテグリティを得るために精密に等長配線されています。

White arrows pointing to where probes are on DP and DN
白い矢印は、DPとDNのプローブ位置を示しています

この完璧に鏡像になった信号をご覧ください!この機能は完璧に動作しています。基板を3枚製造しましたが、どれもすぐに接続してスケッチをアップロードできました。

Differential Pairs signals at DP and DN
DPとDNにおける差動ペアの信号

次回:小さなソーラーパネルによるエネルギーハーベスティング

Quilterを実際に試す

Project Speedrunは、自律的なレイアウトの実際の姿と、Quilterが実現する時間短縮を示しました。次は、ご自身のハードウェアでお確かめください。

利用を始める

設計の検証

仕上げが完了したら、最後に確認するのはハードウェアが動作するかどうかです。電源投入時には電気的な不具合の多くが現れます。エンジニアにとって、緊張と期待が入り交じる瞬間です。

第4回に進む

設計の仕上げ

自律的なレイアウトにより、DRCを実施済みの完成した設計が得られます。仕上げは、製造に向けて最終調整するための短い精密な作業です。

第3回に進む

設計のコンパイル

設計の準備ができたら、次はQuilterに引き渡します。従来のワークフローでは、この段階でエンジニアとレイアウト担当者が設計意図を確認します。Quilterはこの打ち合わせを回路理解のプロセスに置き換えます。プロジェクトをアップロードし、制約条件がどう解釈されたかを確認して、ジョブを実行します。

第2回に進む