Product Updates

Datum

Verfasst von

Product Updates

Weitere Beschleunigung: Aufträge jetzt in unter 1 Stunde fertig

Datum

Erstmals veröffentlicht

July 1, 2024

Bei Quilter denken wir viel darüber nach, wie Elektronikentwicklung aussehen wird, wenn Platinen, deren manueller Entwurf früher Tage oder Wochen dauerte, in Minuten entstehen.

Als Quilter im Februar startete, lautete eine der häufigsten Rückmeldungen: „Quilter ist zu langsam“. Damals brauchte ein durchschnittlicher Auftrag 2–3 Stunden bis zum ersten erfolgreichen Kandidaten und etwa 4–8 Stunden, um alle Kandidaten zu untersuchen.

Wenn Quilter über Nacht laufen musste, war es als Werkzeug für iteratives Lernen und Erkunden weit weniger hilfreich. Seit dem Start konzentrieren wir uns deshalb auf die Leistung, um das Versprechen „PCB-Designs in Minuten“ einzulösen.

Heute freuen wir uns über die zweite große Beschleunigung des Quilter-Compilers: Unser neu aufgebautes globales Routing-Untermodul macht das Routing nochmals um den Faktor 4 schneller und reduziert die durchschnittliche Auftragsdauer auf <1 Stunde.

Compilerphasen: globale Planung, Bauteilplatzierung, globale Routingplanung, lokales Routing und Layout-Nachbearbeitung.

Dutzende Optionen in <1 Stunde

Wer unseren Blogartikel vom April gelesen hat, erinnert sich vielleicht: Quilter besteht aus 5 großen Untermodulen für Platzierung, Routing und Nachbearbeitung aller Layoutaufträge.

Da es so viele Möglichkeiten gibt, dieselbe Platine zu routen, ist die Suche nach den besten Lösungen im nahezu unendlichen Suchraum beim Routing viel schwieriger als bei der Bauteilplatzierung. Das zeigen auch unsere internen Benchmarks: Zum Start entfielen bei durchschnittlichen Quilter-Aufträgen etwa ~70% der Laufzeit auf das Routing.

Die erste große Routing-Beschleunigung im April war der Neuaufbau unseres lokalen Routing-Untermoduls, das Leiterbahnverläufe festlegt und Hindernisse umgeht. Die Neuimplementierung von Python in nativen C++-Code beschleunigte das Routing um den Faktor 6.7 und verkürzte die durchschnittliche Auftragsdauer um den Faktor 3.6.

Als weitere Verbesserung haben wir auch unser globales Routenplanungs-Untermodul vollständig neu aufgebaut, das die Anordnung der Hauptleiterbahnen und ihren Verlauf über die Platine bestimmt.

Balkendiagramm der durchschnittlichen Routing- und Gesamtauftragsdauer in der offenen Beta und nach zwei Beschleunigungsupdates.

Durch diesen Neuaufbau:

  • Routing-Zeit ist jetzt statt um den Faktor 6.7 um den Faktor 27 schneller als zum Start
  • Gesamte Auftragsbearbeitung ist jetzt statt um den Faktor 3.6 um den Faktor 9.4 schneller als zum Start

Am wichtigsten: Ein typischer erfolgreicher Quilter-Auftrag untersucht jetzt mehr als 50 unterschiedliche Designs und liefert 20 DRC-fehlerfreie, zu 100% fertige Kandidaten – alles in weniger als einer Stunde.

Quilter ist damit nicht mehr nur ein Werkzeug für die Nacht. Sie können während der unternehmensweiten Besprechung oder Ihrer Mittagspause Designs erkunden. Das macht Quilter als Designpartner für professionelle Elektroingenieure deutlich nützlicher.

Die Beschleunigung praktisch nutzen

Damit das neue Tempo wirklich nützt, muss Quilter gute Designs erzeugen, nicht nur vollständige.

Deshalb haben wir in den letzten Monaten intensiv daran gearbeitet, dass Quilter die physikalischen Anforderungen Ihres Schaltplans besser versteht und zuverlässig ins PCB-Layout überträgt.

Quilter-Ansicht zur Schaltungserkennung mit erkannten differentiellen Paaren sowie Impedanz- und Frequenzeinstellungen.

Vorschau: Differenzpaare

Differenzpaar-Routing gehört zu den üblichen Anforderungen schneller Digitaldesigns. Es kann aber rasch zu einem Kreislauf werden: Lagenaufbauten definieren, Impedanzprofile berechnen, mühsam Leiterbahnen routen, enttäuschende Lieferzeiten beim Fertiger feststellen – und von vorn beginnen.

Quilter wird bald Differenzpaare im Schaltplan automatisch erkennen und routen können und außerdem:

  • Leiterbahnbreite und Abstand automatisch berechnen entsprechend benutzerdefinierter Zielwerte für die differentielle Impedanz
  • individuelle Designs aus einer Bibliothek mit vordefinierten Lagenaufbauten erzeugen, die gemeinsam mit führenden Fertigern festgelegt wurden
  • die eigene Arbeit anhand von IPC-Normen bewerten und mithilfe von Heuristiken Zielkonflikte zwischen Fertigbarkeit und Leistung sichtbar machen

Differenzpaare sind der erste Schritt einer umfassenden Planung neuer Randbedingungstypen, mit denen Quilter bessere Designs, erzeugt – jetzt schneller als je zuvor.

Was sollen wir als Nächstes entwickeln?

Wenn Sie Quilters Produktplanung mitgestalten möchten, besuchen Sie unser öffentliches Produktportal. Dort können Sie Funktionen ansehen, vorschlagen oder für Ergänzungen abstimmen, die Sie sich wünschen.

Quilter selbst ausprobieren

Project Speedrun zeigte, wie autonomes Layout in der Praxis aussieht und welche Zeitersparnis Quilter ermöglicht. Erleben Sie es jetzt mit Ihrer eigenen Hardware.

Jetzt starten

Validierung des Designs

Nach der Nachbearbeitung bleibt die entscheidende Frage: Funktioniert die Hardware? Beim Einschalten zeigen sich die meisten elektrischen Fehler. Auf diesen Moment freuen sich Ingenieure ebenso, wie sie ihm nervös entgegenblicken.

Weiter zu Teil 4

Nachbearbeitung des Designs

Autonomes Layout liefert ein vollständiges, DRC-geprüftes Design. Die Nachbearbeitung ist ein kurzer Präzisionsdurchlauf, der es für die Fertigung finalisiert.

Weiter zu Teil 3

Kompilieren des Designs

Nach der Vorbereitung wird das Design an Quilter übergeben. In klassischen Abläufen klärt hier ein Ingenieur die Entwurfsabsicht mit einem Layoutspezialisten. Quilter ersetzt dieses Gespräch durch Schaltungsverständnis: Sie laden das Projekt hoch, prüfen die Interpretation der Randbedingungen und starten den Auftrag.

Weiter zu Teil 2