Neue Funktionen haben die Größe, Dichte und Komplexität der von Quilter unterstützten Platinen erheblich erweitert und den häufigsten manuellen Einrichtungsschritt für Kunden überflüssig gemacht.
LOS ANGELES, KALIFORNIEN – 8. Juli 2026 – Quilter, die physikbasierte KI zur Automatisierung des PCB-Layouts, hat die BGA-Fanout-Automatisierung veröffentlicht. Damit entfällt einer der wichtigsten manuellen Schritte, den Kunden bisher in ihrem ECAD-Tool durchführen mussten, bevor sie eine komplexe Platine an die Plattform übergeben konnten. Diese Veröffentlichung ist das Highlight einer Reihe von Updates für 2026, die die Größe, Dichte und Komplexität der von Quilter durchgängig routbaren Platinen maßgeblich erweitert haben.
Der Fokus in diesem Jahr lag darauf, sämtliche Designvorgaben, die Ingenieure bereits in ihren ECAD-Dateien definiert haben, in Daten zu übersetzen, die Quilter lesen, berücksichtigen und beim Routing anwenden kann. Frühere Versionen der Plattform trafen bei bestimmten Eingaben kalkulierte Annahmen, was bei einfachen Platinen funktionierte, bei komplexen jedoch zu Problemen führte. Die 2026er-Releases haben diese Annahmen systematisch durch vollwertige Funktionen ersetzt.
Die automatisierte BGA-Fanout-Funktion, die als Beta-Version veröffentlicht wurde und sich noch in der aktiven Entwicklung befindet, ist die bedeutendste Funktionserweiterung des Jahres. Ball Grid Arrays (BGAs) sind die dichtesten Komponenten auf den meisten modernen Platinen. Anwendungsprozessoren, FPGAs und Steckverbinder mit hoher Pin-Anzahl haben oft Hunderte oder Tausende von Lötpunkten unter einem einzigen Gehäuse. Das Routing der kurzen Fluchtwege von jedem Pin durch Vias und Leiterbahnsegmente war bisher der erste Schritt, den ein PCB-Designer manuell ausführen musste, bevor das eigentliche Routing begann. Bis zu diesem Release mussten Quilter-Kunden diesen Schritt vor der Einreichung manuell in ihrem ECAD-Tool erledigen.
Quilter generiert nun Fanout und Breakout automatisch als Teil der Standard-Kandidatengenerierung. Dabei werden Via-Muster, Fluchtrichtungen und Breakout-Leiterbahnen für jedes BGA basierend auf der Platzierung, dem Lagenaufbau und dem restlichen Routing der Platine ausgewählt. Die Abdeckung umfasst Standard-Pitch-BGAs, hochdichte BGAs sowie unregelmäßige Ball-Muster, wie sie bei Anwendungsprozessoren und Steckverbindern mit hoher Dichte üblich sind. Da Quilter das Fanout selbst wählt, anstatt um ein manuell gezeichnetes Fanout herum zu routen, verbessert sich bei komplexen Designs sowohl die Routing-Qualität als auch die Zeitersparnis.
Weitere Updates, die in der ersten Jahreshälfte 2026 veröffentlicht wurden, umfassen:
- Projekte fassen jede Iteration eines Designs an einem Ort zusammen. Die meisten Quilter-Kunden führen 2 bis 4 Iterationen pro Platine durch, und die neue Struktur macht diesen Workflow nun explizit.
- Berechnete Impedanzprofile berechnen die Impedanz für differentielle und Single-Ended-Signale über jede Lage der Platine hinweg, basierend auf den vom Kunden gewählten Materialien für den Lagenaufbau. Dies geschieht mithilfe des branchenüblichen Simbeor-Solvers von Simberian.
- Bearbeitbare Impedanz-Constraint-Overrides ermöglichen es Ingenieuren, die von Quilter berechneten Impedanzwerte für einzelne Netzklassen direkt in der App zu überschreiben und heben die bisherigen Beschränkungen für unterstützte Zielwerte auf.
- Verständnis für Masse-Netze gibt Ingenieuren die explizite Kontrolle darüber, welches Masse-Netz Quilter auf der jeweiligen Masse-Lage verwendet, und ermöglicht bereichsspezifische Masseflächen für Platinen mit mehreren Masse-Domänen.
- Ein überarbeiteter Einrichtungsablauf zeigt jede Stackup-Schicht, Materialeigenschaft und Fertigungsvorgabe, die das Routing beeinflusst – alles direkt sichtbar und bearbeitbar vor der Übermittlung.
- Benutzerdefinierte Abstandsregeln für Komponenten, ein neuer Regeltyp, ermöglicht es Ingenieuren, direkt in der App festzulegen, dass sich eine Komponente innerhalb eines definierten Abstands zu einem bestimmten Pin einer anderen Komponente befinden muss.
„Wie viel vom Layout ein Ingenieur an Quilter übergibt, entscheidet der Ingenieur selbst“, sagte Sergiy Nesterenko, Gründer und CEO von Quilter. „Kunden sollten nicht gezwungen sein, Arbeit für Quilter manuell zu kodieren, die sie bereits an anderer Stelle in ihren Dateien definiert haben. Die Releases für 2026 schließen genau diese Lücke.“
Zwei weitere Releases befinden sich in der aktiven Entwicklung. Die vollständige Unterstützung für Abstandsregeln (Clearance Constraints) wird derzeit implementiert, wodurch Quilter Net-Class-Abstandsregeln, schichtspezifische Abstände und paarbezogene Abstände direkt aus den Eingabedateien auslesen kann. Als Nächstes folgt die Unterstützung für Blind und Buried Vias, wodurch Quilter auch für HDI- und andere Multi-Tier-Via-Designs eingesetzt werden kann.
Die vollständigen Details zum Produkt-Update finden Sie im Quilter-Changelog.
Über Quilter
Quilter ist eine physikbasierte KI auf Unternehmensniveau, die das Layout-Design von Leiterplatten automatisiert. Ingenieure laden Schaltplan und Board-Umriss hoch, und Quilter übernimmt das gesamte Komponenten-Placement und Routing. So wird aus wochenlanger manueller Arbeit eine Aufgabe von wenigen Stunden, während die Ingenieure die volle Kontrolle behalten. Im Gegensatz zu herkömmlichen Auto-Routern oder LLM-basierten Tools arbeitet Quilter auf Basis der physikalischen Gegebenheiten der Platine, um vollständige Layouts in Ihrem nativen ECAD-Format zu erstellen, wobei während der Erstellung jedes Entwurfs kontinuierlich physikalische Prüfungen durchgeführt werden. Quilter unterstützt Altium-, KiCad-, Cadence- und Xpedition-Dateien und ist als Cloud-Plattform oder für die On-Premise-Bereitstellung verfügbar. Erfahren Sie mehr unter quilter.ai.
